资源列表
The_Design_and_Implementation_of_Embedded_Image_Ac
- 嵌入式图形采集终端的实现，在完成系统硬件设计的基础上，给出了系统的测试方案，对启动过程和图像压缩传输进行了测试-The realization of embedded graphics collection terminal, the completion of the system hardware design, based on the system' s testing program is given on the startup process and image compre
qudongdaima
- 这个是做嵌入式驱动编码有很大的好处！-This is so embedded driver coding is highly desirable!
A61345142
- CS mode instant messaging software, support of small multi-user. socks
eetop.cn_digital_clock
- 基于VHDL的数字时钟设计课件，简单，实用-VHDL-based Digital Clock Design Courseware
chufaqi
- VHDL除法器设计，配合移位减法方式设计除法器以节省硬件成本-VHDL divider design
ARMJtagDebugFinal
- arm开发jtag调试所有文件，里面包含详细注释。-For arm jtag debugging.
touchscreenme
- 触摸屏代码 欢迎下载 我也要下载别的 谢谢了-Touch-screen code are welcome to download I also downloaded another thank the
2x4qudong
- 步进电机两相四拍程序-bu jin jian ji qu dong，2 xiang 4 xu 。
source
- 一个简单的汉化程序，可以理解一种汉化的思想-Speaking of a simple procedure, can understand the idea of a finished
clockVHDL
- 采用自顶向下设计方法，由秒计数模块、分计数模块、时计数模块、时间设置模块和译码模块五部分组成。-Using top-down design methodology, from the second counter module, sub-counting module, when the counting module, time setting module and decoding module of five parts.
VHDLdesign
- vhdl基础详解，有实例分析，适合初级eda学者学习-vhdl-based Xiang Jie, there is a case study, for academics to study the primary eda
FourquizResponder3
- 1．设计一个可供4名选手参加比赛的4路数字显示抢答器。他们的编号分别为“1”、“2”、“3”、“4”各用一个抢答按钮，编号与参赛者的号码一一对应。 2．抢答器具有数据锁存功能，并将锁存的数据用LED数码管显示出抢答成功者的号码。 3．抢答器对抢答选手动作的先后有很强的分辨能力，即使他们的动作仅相差几毫秒，也能分辨出抢答者的先后来。即不显示后动作的选手编号。 4．主持人具有手动控制开关，可以手动清零复位，为下一轮抢答做准备。 -1. To design a game