CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 31353.54 .55 .56 .57 .58 ... 33646 »
  1. firmware

    1下载:
  2. 本固件程序用于CYPRESS公司的FX2系列高速USB芯片,实现数据的双向透明传输,即不对数据进行处理,只实现传输功能。程序采用GPIF方式,批量传输模式。经过调试,完全可用,已经用于上市的产品。通用性强,根据具体应用,只需做少量更改即可使用,可作为固件设计的样本。开发环境为Keil C。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:106.35kb
    • 提供者:周继勇
  1. YLE270cpld

    0下载:
  2. 深圳优龙公司PXA270的cpld的vhdl逻辑代码,
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.65kb
    • 提供者:wangwen
  1. sorts

    0下载:
  2. C与汇编混合编程实现排序,可以用ADS进行开发,基于ARM的汇编实现
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:7.89kb
    • 提供者:陈政璋
  1. key

    0下载:
  2. 基于中断操作得MSP430按键程序
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.49kb
    • 提供者:小道
  1. ocm12864

    0下载:
  2. 本例子为OCM12864-3液晶显示C程序,很有用的,欢迎大家学习指导。谢谢,祝福大家工作顺利!
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:3.15kb
    • 提供者:高新杰
  1. LED

    0下载:
  2. 128*64的C语言驱动(带字符的液晶),希望对初学者有点帮助吧
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:23.3kb
    • 提供者:平凡
  1. VerilogHDL_advanced_digital_design_code_Ch7

    0下载:
  2. VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:46.19kb
    • 提供者:lianlianmao
  1. VerilogHDL_advanced_digital_design_code_Ch6

    0下载:
  2. VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:68.18kb
    • 提供者:lianlianmao
  1. VerilogHDL_advanced_digital_design_code_Ch5

    0下载:
  2. Verilog HDL 高级数字设计源码 _chapter5
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:61.91kb
    • 提供者:lianlianmao
  1. VerilogHDL_advanced_digital_design_code_Ch4

    0下载:
  2. Verilog HDL 高级数字设计源码 _chapter4
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:21.71kb
    • 提供者:lianlianmao
  1. Content_Addressable_Memory

    0下载:
  2. Content Addressable Memory 的verilog源代码。经过modelsim仿真。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:940byte
    • 提供者:lianlianmao
  1. Synthesizable_FIFO_verilog

    0下载:
  2. Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example, the FIFO depth is
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:16.23kb
    • 提供者:lianlianmao
« 1 2 ... .48 .49 .50 .51 .52 31353.54 .55 .56 .57 .58 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭