CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 32079.80 .81 .82 .83 .84 ... 33646 »
  1. ChipDemo

    0下载:
  2. TI TMS470 series mcu demo code
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:21.27kb
    • 提供者:贺强
  1. mouse_demo

    0下载:
  2. Mouse for USB demo, based on STR710
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:105.98kb
    • 提供者:贺强
  1. uCOS-II_2005.06.29

    0下载:
  2. ARM7 based on STR71x, UCOS migration
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:274.36kb
    • 提供者:贺强
  1. multi-sensor

    0下载:
  2. 多传感器多目标跟踪技术研究,主要研究多传感器多目标跟踪技术-multi-sensor and multi-target tracking technology, principally multi-sensor and multi-target tracking technology
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2.88mb
    • 提供者:林孝焰
  1. book28888889

    0下载:
  2. 单片机课程设计 -SCM curriculum design curriculum design SCM SCM SCM curriculum design curriculum design
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:49.25kb
    • 提供者:eniyi
  1. VERILOGSELE

    0下载:
  2. 运用always 块设计一个八路数据选择器。要求:每路输入数据与输出数据均为4 位2进制数,当选择开关(至少3 位)或输入数据发生变化时,输出数据也相应地变-always use a block design options for the Eighth Route Army data. Requirements : every road input data and output data are four two-band number, When choosing to switch (a
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:14.59kb
    • 提供者:周正华
  1. VERILOGBLOCK

    0下载:
  2. 在blocking 模块中按如下写法,仿真与综合的结果会有什么样的变化?作出仿真 波形,分析综合结果。 -in blocking module by the following wording, simulation and synthesis of the results will be what kind of changes? Make simulation waveform analysis and comprehensive results.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:9.63kb
    • 提供者:周正华
  1. VERILOGTIME

    0下载:
  2. 利用10M 的时钟,设计一个单周期的周期波形-use 10M clock, the design of a single-cycle waveform cycle
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.65kb
    • 提供者:周正华
  1. VERILOGCOMP

    0下载:
  2. 设计一个字节(8 位)比较器。 要求:比较两个字节的大小,如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。 -design a byte (8) for comparison. Requirements : To compare the size of two bytes, as a greater than [7:0] b [7:0] output margin. Otherwise, low-level output, re
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6.96kb
    • 提供者:周正华
  1. verilogzzhwfy

    0下载:
  2. 用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真-QPSK with Verilog realize the difference, code, and serial, Xie difference, encryption codes, and solutions Series, The simulation used MUXPLUS2
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.46kb
    • 提供者:周正华
  1. iMX21_NFC

    0下载:
  2. uart.tar, 龙珠i.MX21上的NAND Flash驱动程序,运行平台为ADS1.2 -uart.tar, Pearl i.MX21 of NAND Flash driver, Platform for ADS1.2
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:4.79kb
    • 提供者:hmilyy
  1. PCTest

    0下载:
  2. ARM通讯程序,PC机测试 -ARM communication procedures, ARM PC communications testing procedures, test ARM PC communication procedures, ARM PC communications test procedures, test PC
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:125.63kb
    • 提供者:robinson
« 1 2 ... .74 .75 .76 .77 .78 32079.80 .81 .82 .83 .84 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭