资源列表
myDoc1
- 本设 计 将 转换结束状态线STS与单片机的P1.7 相连，启动转换信号CE由单 片机的丽和丽相与所得，采用查询方式来读取AD574A的转换结果，由AO来 控制读取高8位和低4位。-the design will change end of the state line STS and SCM P1.7 connected, CE start converting signals from the MCU Laguna and Laguna phase proceeds, using i
vhdlcodes11
- FPGA/CPLD集成开发环境ise的使用详解 示例代码-FPGA / CPLD integrated development environment IDE ise the example code
vhdlcodes10
- FPGA/CPLD集成开发环境ise的使用详解 示例代码10-FPGA / CPLD integrated development environment IDE ise the example code 10
vhdlcodes9
- FPGA/CPLD集成开发环境ise的使用详解 示例代码9-FPGA / CPLD Integrated Development Environment ise Comments on the use of code examples 9
vhdlcodes8
- FPGA/CPLD集成开发环境ise的使用详解 示例代码8-FPGA / CPLD integrated development environment IDE ise the sample code 8
vhdlcodes7
- FPGA/CPLD集成开发环境ise的使用详解 示例代码7-FPGA / CPLD integrated development environment IDE ise the sample code 7
xsi
- verilog 实现帧同步,比较简短的一个程序-verilog achieve frame synchronization, a relatively short procedure
LCDSourcecode
- LCD液晶显示代码，经过调试，实践后可以使用。-LCD display code, after debugging, can be used after the practice.
serialudp
- 我的毕业设计，ARM7的以太网应用，串口与以太网数据互发，使用的uclinux系统，支持多线程，所以在你编译uclinux的时候请选择uclibc库而不是uc-libc。文件中包含了源码和Makefile文件，image里是编译后生成的文件，可以直接烧录进板子，但是请注意板子的配置，我的是44B0的公板，不同的板子请在编译uclinux的时候重新配置好-I graduated from the design, the ARM7 Ethernet, serial and Ethernet Data
fft_flp32_Complex
- 文件包为浮点快速傅立叶变换（32点）的汇编代码，运行在ADI的Visual DSP++平台上，由于结合了并行流水线指令，该算法具有很高的运行效率，可以被广泛使用在高速数字信号处理方面。-package for floating-point fast Fourier transform (32 points) compiled code, ADI operations in the Visual DSP platform, thanks to a combination of a parallel
hdlc_t
- str710系列的hdlc协议的通信，在ADS平台上调试成功-str710 series of agreements hdlc communications, the ADS platform debugging success
riscmcu
- 精简CPU设计，需要的可以下来看看,是VERILOG语言写的-streamlined CPU design, the need to be down look at the language is written in verilog