CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .75 .76 .77 .78 .79 4680.81 .82 .83 .84 .85 ... 33646 »
  1. PWM-VHDL

    0下载:
  2. 是使用VHDL编写的一段PWM产生程序,里面附带了详细的说明和源程序。-Is to use VHDL to write a PWM generation procedure, it comes with detailed instructions and the source program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:516.76kb
    • 提供者:qu xiansheng
  1. AD

    0下载:
  2. A/D转换的小程序,实现简单的转换,是在DSP上进行的,有兴趣的可以下载了-A/D conversion of small procedures, a simple conversion
  3. 所属分类:DSP program

    • 发布日期:2017-05-07
    • 文件大小:1.08mb
    • 提供者:qu xiansheng
  1. verilog-best--study-guider

    0下载:
  2. verilog黄金参考指南中文版资料 对HDL学习很有帮助-verilog golden reference guide Chinese version of the information helpful for HDL learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:458.13kb
    • 提供者:李博华
  1. Verilog-HDL-for-entering-Huawei

    0下载:
  2. Verilog HDL 华为入门教程 想去华为的可以学习下-Verilog HDL want Huawei Huawei introductory tutorial can learn under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:256.53kb
    • 提供者:李博华
  1. uart_regs

    0下载:
  2. UART串口加法计数器使用Quartus软件的完整设计流程-UART serial adding counter with the full design flow Quartus software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.2mb
    • 提供者:qu xiansheng
  1. VHDLVerilog-learnning--pits

    0下载:
  2. 谈VHDLVerilog的可综合性以及对初学者的一些建议-VHDLVerilog can talk as well as some general recommendations for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:86.61kb
    • 提供者:李博华
  1. dual-port-RAM

    0下载:
  2. 利用MegaWizard设计一个双端口RAM-Use MegaWizard design of a dual-port RAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:625.93kb
    • 提供者:qu xiansheng
  1. Verilog-HDL-basics-for-beginners

    0下载:
  2. Verilog HDL的基础知识,适合初学者阅读-Verilog HDL basics for beginners to read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:283.49kb
    • 提供者:李博华
  1. HWL_PRBS_GEN

    0下载:
  2. Efficient Shift Registers, LFSR Counters, and Long Pseudo-Random Sequence Generators. PRBS. Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.15kb
    • 提供者:D
  1. HWL_ASYNC_FIFO_DRAM_BA

    0下载:
  2. asynchronous fifo based on distributed RAM. xilinx fpga. VErilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.53kb
    • 提供者:D
  1. xunhuanyou

    0下载:
  2. 主控芯片为89c52,有8个小灯,通电后8个小灯循环右移。-Master chip 89c52, there are eight small lights, power and eight small lights rotate right.
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:11.33kb
    • 提供者:
  1. liushiudeng

    0下载:
  2. 主控芯片为89c52,有8个小灯,通电后8个小灯循环左移亮。-Master chip 89c52, there are eight small lights, power and eight small light cycle left off.
  3. 所属分类:SCM

    • 发布日期:2017-04-28
    • 文件大小:17.08kb
    • 提供者:
« 1 2 ... .75 .76 .77 .78 .79 4680.81 .82 .83 .84 .85 ... 33646 »
搜珍网 www.dssz.com