CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

  1. TMR1test.X

    0下载:
  2. 实现在16F877A芯片上,四位动态数码管实现数字的累加等(On 16F877A chip, the four bit dynamic digital tube realizes digital accumulation.)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:57kb
    • 提供者:Ron_chan
  1. 双MPU6050

    0下载:
  2. 一个关于STM32采集两块MPU6050数据,并做运算的小程序(A small program for STM32 to collect two MPU6050 data and do calculations.)
  3. 所属分类:嵌入式/单片机/硬件编程

    • 发布日期:2018-05-01
    • 文件大小:5.93mb
    • 提供者:cgzhen
  1. T01602.X

    0下载:
  2. 在16F877A芯片上用T0定时器控制时间,在1602液晶上实现数字依次累加(The T0 timer is used to control the time on the 16F877A chip, and the number is accumulated sequentially on the 1602 LCD.)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:71kb
    • 提供者:Ron_chan
  1. step.X

    0下载:
  2. 在16F877A芯片上通过C语言让步进电机按一定速度一定方向转动(The motor rotates in a certain direction at a certain speed)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:37kb
    • 提供者:Ron_chan
  1. LCD1602

    0下载:
  2. 单片机LCD1602程序,适用于51单片机(SCM LCD1602 program, suitable for 51 Singlechip)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-02
    • 文件大小:24kb
    • 提供者:kikixue
  1. electric_MIPS

    0下载:
  2. Embedded C prgaming can be practiced
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:4.78mb
    • 提供者:rvm_82
  1. DLL_clock_generator

    0下载:
  2. DLL is useful for the ug and pg sdents tu
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:79kb
    • 提供者:rvm_82
  1. dengju

    0下载:
  2. 灯具控制器的接受部分与发送部分,实现控制灯具的功能(The receiving part and sending part of lamps and lanterns controller realize the function of controlling lamps and lanterns.)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-01
    • 文件大小:456kb
    • 提供者:Boowoo
  1. at7_ex05

    0下载:
  2. 实现PC端通过UART发送数据到FPGA,FPGA将所接收到的数据同样是通过UART原本不动的发回给PC端。(The PC terminal sends data to FPGA through UART. FPGA sends the received data back to the PC end by UART.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:736kb
    • 提供者:24fh
  1. at7_ex04

    0下载:
  2. 通过LED闪烁控制器的代码,使用Vivado工具配置定义一个IP核,在用户工程中可随意添加这个IP核作为设计的一部分,如同Vivado自带的IP核一样方便调用和集成。(Through the code of the LED scintillation controller, the Vivado tool is configured to define a IP core, and the IP kernel can be added as part of the design at rando
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:1.75mb
    • 提供者:24fh
  1. at7_ex03

    0下载:
  2. 使用FPGA内部的PLL产生时钟,计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:721kb
    • 提供者:24fh
  1. at7_ex01

    0下载:
  2. 8个LED执行流水灯。流水灯依次循环点亮。基于vivado平台编写的Verilog代码(The 8 LED executes the flow light. The flow light is turned on and out in turn. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-01
    • 文件大小:512kb
    • 提供者:24fh
搜珍网 www.dssz.com

浏览历史记录

关闭