CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .42 .43 .44 .45 .46 5347.48 .49 .50 .51 .52 ... 33646 »
  1. HT66F017

    4下载:
  2. 和泰单片机普通咖啡机程序,带过零检测调节功率-And Thailand SCM regular coffee machine program, with zero-crossing detection adjusts the power
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-15
    • 文件大小:6.9kb
    • 提供者:秦明
  1. Low-Power-FIR-Filter

    0下载:
  2. FIR滤波在数字信号领域中很大作用。这个源码很大帮助VHDL工程师或学习者。里面包含说明书。-This report investigates the power consumption of digital arithmetic circuits for use in the design and implementation of a 15-tap programmable Finite Impulse Response (FIR) filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:426.85kb
    • 提供者:金铁男
  1. Mini-Risc-core

    0下载:
  2. 这个源码是RISC型CPU处理器,正常动作,给很大帮助想做CPU处理器的人。-This is a Mini-RISC CPU/Microcontroller that is mostly compatible with the PIC 16C57 Microchip.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:100.67kb
    • 提供者:金铁男
  1. DesignofMulti___eMeasuringSystem_Sha

    0下载:
  2. MSP430的多点采集系统的翻译和原文,方便读者进行学习-MSP430 multipoint sampling system
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:865.15kb
    • 提供者:宋杭
  1. farrow

    0下载:
  2. 该程序实现多项式分数延迟(farrow)的设计。-The program polynomial fractional delay (farrow) design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.31kb
    • 提供者:yang
  1. sinclvboqi

    0下载:
  2. 该程序实现了sinc滤波器的分数延迟速率变换器,其中R = 0.75.-The program implements a sinc filter fractional delay rate converter, where R = 0.75.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.38kb
    • 提供者:yang
  1. AD8402_STM32f103

    1下载:
  2. AD8402驱动程序:基于stm32f103的工程,程序已完美运行,每隔2SLED灯切换一次状态,同时AD8402按照正弦函数表更新。-AD8402 Driver: stm32f103 based engineering program has a perfect run, 2SLED light switch every time the state, while the AD8402 is updated as the sine function table.
  3. 所属分类:SCM

    • 发布日期:2017-05-23
    • 文件大小:6.58mb
    • 提供者:shao
  1. duoxiangchouqu

    0下载:
  2. 该程序采用多相分解方式实现的抽取器滤波器,该抽取器的运行速度要比向下采样器的通常FIR滤波器的速度快R倍。-The program uses polyphase decomposition way to achieve the decimation filter, the speed of the extractor runs faster than the down sampler of the FIR filter is generally faster R times.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:987byte
    • 提供者:yang
  1. iir_pipe

    0下载:
  2. 此程序应用了流水线技术来实现IIR滤波器,它是由一个非递归部分和一个具有延迟为2和系数为9/16的递归部分构成。-The procedure applied to the pipeline techniques to achieve an IIR filter, which consists of a non-recursive portion and having a delay of 2 and a coefficient of the recursive part 9/16 constit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:539byte
    • 提供者:yang
  1. ram

    0下载:
  2. 了解DSP内部数据存储器和程序存储器的结构-To understand the structure of the DSP internal data memory and program memory
  3. 所属分类:DSP program

    • 发布日期:2017-04-14
    • 文件大小:4.95kb
    • 提供者:安琪儿
  1. exam_c

    0下载:
  2. 该程序为关于DSP中的一个测试部分,帮助大家检验学习成果-The program is a test on the part of DSP, to help you test the learning outcomes
  3. 所属分类:DSP program

    • 发布日期:2017-04-14
    • 文件大小:4.08kb
    • 提供者:安琪儿
  1. dsp-UART

    0下载:
  2. 该程序在ccs中运行,关于DSP的uart部分-The program running in the CCS, on the DSP UART part
  3. 所属分类:DSP program

    • 发布日期:2017-04-14
    • 文件大小:3.82kb
    • 提供者:安琪儿
« 1 2 ... .42 .43 .44 .45 .46 5347.48 .49 .50 .51 .52 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭