CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .38 .39 .40 .41 .42 5543.44 .45 .46 .47 .48 ... 33646 »
  1. STM32_DEMO

    0下载:
  2. stm32 demo工程,适用于stm32F103平台
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-02
    • 文件大小:873.72kb
    • 提供者:wga1814
  1. shizhong.tar

    0下载:
  2. 基于52单片机的多功能电子时钟,功能:整点报时,时分秒可调,支持闹铃,闹铃可调。-Function of multi-function electronic clock, based on 52 single chip microcomputer: the whole point of time, when the minutes and seconds adjustable, adjustable support alarm, alarm.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.46kb
    • 提供者:李火
  1. detector-(1110010)

    0下载:
  2. 序列检测器(1110010)设计 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Sequence Detector (1110010) designs, simulation with Quartus 10.0+ modelsim 6.5SE , reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:159.94kb
    • 提供者:dailanfeng
  1. display-circuit

    0下载:
  2. 计数显示电路 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Counter display circuit,simulation with Quartus 10.0+ modelsim 6.5SE, reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:239.79kb
    • 提供者:dailanfeng
  1. Digital-frequency-meter

    0下载:
  2. 数字频率计 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Digital frequency meter,simulation with Quartus 10.0+ modelsim 6.5SE ,reports。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:271.41kb
    • 提供者:dailanfeng
  1. Programmable-filter-design

    0下载:
  2. 程控滤波器设计,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Programmable filter design,simulation with Quartus 10.0+ modelsim 6.5SE , reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:242.36kb
    • 提供者:dailanfeng
  1. sequence-detector

    0下载:
  2. 3比特的任意二值序列检测器,Quartus 10.0+modelsim 6.5SE联仿真报告形式-3 bits of arbitrary binary sequence detector,simulation with Quartus 10.0+ modelsim 6.5SE,report forms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:88.17kb
    • 提供者:dailanfeng
  1. use

    0下载:
  2. stm32f4xx gpio 函数再封装-stm32f4xx gpio
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2.4kb
    • 提供者:qiangqiang
  1. Shift data register

    0下载:
  2. This is an easy method to register data for FPGA. It is written by VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:357byte
    • 提供者:tunglinh2611
  1. LCD16x2 Interfacing

    0下载:
  2. This source VHDL code is used for control LCD16x2 on FPGA
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1.19kb
    • 提供者:tunglinh2611
  1. 7 Segment Interfacing

    0下载:
  2. This source is used for control 7 segments on FPGA board. It is written by VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:803byte
    • 提供者:tunglinh2611
  1. AD719x Interfacing

    1下载:
  2. This source code is used for control and data aquisition data from AD7193 on FPGA.
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1.27kb
    • 提供者:tunglinh2611
« 1 2 ... .38 .39 .40 .41 .42 5543.44 .45 .46 .47 .48 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭