CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 6293.94 .95 .96 .97 .98 ... 33646 »
  1. c51

    0下载:
  2. 单片机源码: DS1302时钟串口自动更新时间 12M 波特率24-SCM source code: DS1302 clock automatically updated 12M baud serial 2400
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-17
    • 文件大小:32.93kb
    • 提供者:徐萌
  1. c51

    0下载:
  2. 单片机源码: 电机速度测试程序 (需选配测速模块)-SCM source code: Motor speed test program (with optional speed module)
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-24
    • 文件大小:35.21kb
    • 提供者:徐萌
  1. c51

    0下载:
  2. 单片机源码: 串口通讯中断应用12M晶振 波特率24-SCM source code: Serial communication baud rate of 2400 interrupts application 12M crystal
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:14.11kb
    • 提供者:徐萌
  1. c52

    0下载:
  2. 单片机源码: 喇叭音量调节(学习资料带实例)-SCM source code: Speaker volume adjustment
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-29
    • 文件大小:14.9kb
    • 提供者:徐萌
  1. fulladder.v

    0下载:
  2. 自己写的full adder的verilog代码,请大家下载。如果有问题请评论给我-Write your own full adder verilog code, please download. If you have questions, please give me a comment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:711byte
    • 提供者:liuyang
  1. multiplier.v

    0下载:
  2. 依旧是自己写的一个8*8的乘法器的verilog代码,所以请大家下载,-Verilog still write their own code of an 8* 8 multiplier, so please download, thank you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1016byte
    • 提供者:liuyang
  1. addercs16.v

    0下载:
  2. 这是自己写的 16 bits carry select adder 的verilog的代码,如果有用fell free to download-It is 16 bits verilog write their own code to carry select adder, if a useful fell free to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:611byte
    • 提供者:liuyang
  1. adder16.v

    0下载:
  2. 这是自己写的16bit ripple 形式的加法器的代码,用verilog写的,如果有用,fell free to download-This is to write 16bit ripple adder form of code, verilog written, if useful, fell free to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:541byte
    • 提供者:liuyang
  1. seq_detector

    0下载:
  2. 3比特的任意二值序列检测器(例如101、110、001等)。从任意序列中检测出三比特的序列。包含VHDL源码以及testbench测试源码程序。-The 3-bit binary sequence of any detector (e.g., 101,110,001, etc.). A three-bit sequence is detected from an arbitrary sequence. Includes VHDL source code and testbench test so
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.44kb
    • 提供者:10086
  1. SVPWM_DSP28335

    0下载:
  2. 通过TMS320F28335实现用SVPWM变换-By TMS320F28335 with SVPWM transformation
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:1.69kb
    • 提供者:布衣侠客
  1. ledtest

    0下载:
  2. 数码管译码电路的测试程序,使用modlesim进行测试。该文件和led.rar配合测试使用,如果不需要测试,无需下载该文件。led.rar使用的是模块化设计,分为几个vhdl文件。-Digital decoding circuit test program, using modlesim tested. The documents and led.rar with testing, if you do not test, without having to download the file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:61.43kb
    • 提供者:10086
  1. 3.4.3-FFT

    0下载:
  2. 采集外部给定数据,完成整数的快速傅里叶变换。-Outside the given data, complete integer fast Fourier transform.
  3. 所属分类:DSP program

    • 发布日期:2017-04-07
    • 文件大小:639.63kb
    • 提供者:ljfding
« 1 2 ... .88 .89 .90 .91 .92 6293.94 .95 .96 .97 .98 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭