CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 8552.53 .54 .55 .56 .57 ... 33646 »
  1. lcd

    0下载:
  2. 利用LCD显示频率,按键控制步进0.1M-Using the LCD display frequency, key control step 0.1M
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:1020byte
    • 提供者:PJD
  1. AD

    0下载:
  2. 采用AD转换芯片TLC1543,实现模拟量到数字量的转化-Using AD conversion chip TLC1543, implementing analog to digital conversion
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:19.71kb
    • 提供者:马淑敏
  1. WebClient

    0下载:
  2. WebClient code implementation for the use on Arduino IDE.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:2.3kb
    • 提供者:AlexDK
  1. DE2_115_Default

    0下载:
  2. ALTERA DE2 115开发板实用例程,默认程序,大量引脚定义,很有参考价值-ALTERA DE2 115 development board utility routines, the default program, a large pin definitions, useful reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.18mb
    • 提供者:Lmx
  1. uartrx

    0下载:
  2. FPGA的verilog uart 接收端程序。非常实用-The FPGA verilog uart receiving end procedures. Very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1005byte
    • 提供者:Lmx
  1. uart_tx

    0下载:
  2. UART 发送端程序 verilog语言编写 9600波特率-UART transmit side program verilog language 9600 baud
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.13kb
    • 提供者:Lmx
  1. clkdiv

    0下载:
  2. Verilog UART分频时钟 产生9600波特率-Verilog UART baud rate divided clock generated 9600
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:525byte
    • 提供者:Lmx
  1. AD-PCF8591

    0下载:
  2. 通过51单片机,用IIC总线,编写 PCF8591模数转换,实现模拟量 转化为数字量-Through 51, with the IIC bus, writing PCF8591 analog-digital conversion, the realization of analog to digital conversion
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:648byte
    • 提供者:唐飞
  1. HZK

    1下载:
  2. HZK16,HZK24中文点阵字库,多种字体,包括仿宋黑体楷体宋体-HZK16, HZK24 Chinese dot-matrix font
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-09
    • 文件大小:1.08mb
    • 提供者:刘辰西
  1. SHUZIZHONG

    0下载:
  2. VHDL语言编写的数字钟程序,在quartus软件下编写。-VHDL language digital clock program, prepared in quartus software.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:393.23kb
    • 提供者:typ
  1. token_m12_new_lcd_build

    0下载:
  2. it is a source code for quicktel gprs module with keyboard and led and rs232
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-16
    • 文件大小:380.32kb
    • 提供者:satyanarayana
  1. EVMDM648

    0下载:
  2. DM648开发要用到的gel文件,对于DM648的开发很有用-the gel file for DM648
  3. 所属分类:DSP program

    • 发布日期:2017-04-16
    • 文件大小:21.01kb
    • 提供者:向飞
« 1 2 ... .47 .48 .49 .50 .51 8552.53 .54 .55 .56 .57 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭