资源列表
time
- 程序演示了如何用普通定时期产生3 路相同周期，不同占空比的PWM 波。 TIMXCLK的时钟是36MHz，分频系数是0，所以 TIM3计数的频率是36MHz。-Program demonstrates how to generate three times the ordinary way given the same period, the duty cycle of the PWM wave different. TIMXCLK clock is 36MHz, frequency co
8051-Verilog
- 8051的Verilog源代码，包含说明文件，RTL文件，工程等-8051 Verilog source code, including documentation, RTL files, engineering, etc.
uTenux
- 基于uTkernel的实时操作系统，功能强于uC/OS.-Based on real-time operating system uTkernel, powerful in uC/OS.
Verilog-HDL--MODEL
- Verilog HDL程序设计教程verolog代码设计，包含各种基本代码-Verilog HDL programming tutorial verolog code design, includes a variety of basic code
DS1302-and-LCD12864-l
- 用DS1302与LCD12864设计的可调电子钟，有代码，有仿真，可以直接运行-DS1302 and LCD12864 design with adjustable electronic bell, a code, a simulation can be run directly
PIC16F5X-RISC
- PIC16F5X-大型RISC处理器-代码实现集合,其中包含工程，说明文档-PIC16F5X-Large RISC processor- code set, which includes engineering, documentation
serial
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。 程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。 串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值 是0x104，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通 信同步-The mod
RT_Ethernet
- 实时以太网MAC层协议控制器。注：100M全双工-Real-time Ethernet MAC layer protocol controller. Note: 100M full duplex
flashdriver
- 是一款难道flash的驱动，大家可以-Is is a flash drives, we can try
fpga-jpeg
- 包含DCT变换，RGB2YCBCR,JPEG等多个verilog代码及工程-Contains DCT transform, RGB2YCBCR, JPEG and many other verilog code and project
spi
- 该程序是一个可完成订制化的SPI双向总线接口，时钟相位、极性，以及分频比全部可通过寄存器进行配置，已经在ISE下通过综合，占用资源少，强烈推荐 -The program is a complete custom of SPI bidirectional bus interface, clock phase, polarity, and the divider ratio can all be configured through the register, has been in the I
PCI
- PCI总线仲裁参考设计Verilog代码，包括一些说明文件-PCI bus arbitration reference design Verilog code, including some documentation