CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 9114.15 .16 .17 .18 .19 ... 33646 »
  1. balance_car

    0下载:
  2. 基于avr单片机无编码器的两轮自平衡小车源码-Avr microcontroller based without encoder two self-balancing trolley source
  3. 所属分类:SCM

    • 发布日期:2017-12-01
    • 文件大小:2.39kb
    • 提供者:侯旋
  1. PMT

    0下载:
  2. 实验一 模拟调制解调,调相波的调制解调,以及加噪滤波-Experimental an analog modulation and demodulation, phase modulation and demodulation wave, and with noise filter
  3. 所属分类:Windows CE

    • 发布日期:2017-12-01
    • 文件大小:1.18kb
    • 提供者:liaolei
  1. pm

    0下载:
  2. 实验一 模拟调制解调,调相波的调制解调,以及加噪滤波-Experimental an analog modulation and demodulation, phase modulation and demodulation wave, and with noise filter
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-12-01
    • 文件大小:1.17kb
    • 提供者:liaolei
  1. DS18B20

    0下载:
  2. 基于AT89C51单片机和DS18B20的数字温度计 -
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2019-09-07
    • 文件大小:312.36kb
    • 提供者:
  1. watchdog

    0下载:
  2. “看门狗”程序及仿真图基于LPC2138-" Watchdog" program and simulation diagram based on the LPC2138
  3. 所属分类:Embeded Linux

    • 发布日期:2017-11-13
    • 文件大小:253.85kb
    • 提供者:黄一
  1. Tiny210V2-SDK

    0下载:
  2. 友善之臂基于三星Cortex-A8处理器的Tiny210V2核心板的原理图和PCB图。-Friendly arm based on Samsung Cortex-A8 processor Tiny210V2 core board schematic and PCB plans.
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-11-10
    • 文件大小:1.18mb
    • 提供者:占勇
  1. CS5361_DAT

    0下载:
  2. CS5361 ADC 驱动程序,其中还有时钟部分,这里是数据采集部分. 使用VerilogHDL编写,在Libero中编译,使用Actel芯片测试通过.-CS5361 ADC drivers, of which there are clock parts, here is the data collection using VerilogHDL written, compiled in Libero using Actel chip test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:1.4kb
    • 提供者:王刚
  1. serial_rts

    0下载:
  2. 适用于x86架构 wince5 wince6环境的串口调试助手-For the x86 architecture wince5 wince6 environment serial debugging assistant
  3. 所属分类:Windows CE

    • 发布日期:2017-11-26
    • 文件大小:9.08mb
    • 提供者:cpu200100
  1. modelsim-run-one-step--Error-

    0下载:
  2. 用modesim仿真的时候会出现只运行了一步就不动了,显示"# ** Error: (vsim-3601) Iteration limit reached at time 0 ps."的解决方法。-With modesim simulation run only when there will be a step not move, display " #** Error: (vsim-3601) Iteration limit reached at time 0 ps." S
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:6.37kb
    • 提供者:dengyaohui
  1. testprogram

    0下载:
  2. 综合测试单片机使用程序,帮助熟练掌握单片机程序。-Integrated test chip to use the program to help master the SCM process.
  3. 所属分类:SCM

    • 发布日期:2017-11-25
    • 文件大小:99.24kb
    • 提供者:gaoyong
  1. MULTIPLICATER_AND_ADDER

    0下载:
  2. 本程序描述了实现函数y=ax+b(a和b 都为小于1的8bit小数)的硬件电路描述,最后得到的结果只取了整数部分,为8 bit输出,并且对小数部分四舍五入了。-This procedure describes the implementation function y = ax+b (a and b are less than 1 8bit decimal) descr iption of the hardware circuit, the final result just take the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:593byte
    • 提供者:dengyaohui
  1. RAM_VHDL

    0下载:
  2. 用VHDL描述了一个32KBit的独立的读写时钟、使能、地址的双口RAM,-VHDL descr iption of a 32KBit with independent read and write clock, enable, address the dual-port RAM,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:515byte
    • 提供者:dengyaohui
« 1 2 ... .09 .10 .11 .12 .13 9114.15 .16 .17 .18 .19 ... 33646 »
搜珍网 www.dssz.com