CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 1287.88 .89 .90 .91 .92 ... 4323 »
  1. lcddispay

    0下载:
  2. 这个文件是ISE文件,里面描述了一个四位数码管的动态显示程序-This file is the ISE file, which describes a four digital control of dynamic display program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:62.16kb
    • 提供者:maohuhua
  1. verilog_74_1

    0下载:
  2. 74hc74,74hc85,74hc138,74HC151,verilog实现,带有实验说明文档。-74hc74, 74hc85, 74hc138, 74HC151, verilog implementation, with experimental documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.32mb
    • 提供者:
  1. Qurters

    0下载:
  2. 这是专门介绍数字逻辑实验的资料,包含了原理以及qurtersII的使用方法-It is devoted to digital logic experiment data, including the principle and to use qurtersII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.2mb
    • 提供者:陈萍春
  1. zuyuan

    0下载:
  2. 这是一个实现有限状态机的verilog编程的程序-This is a realization of finite state machine programming procedures verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:722.57kb
    • 提供者:陈萍春
  1. 11

    0下载:
  2. 时钟功能显示 包括闰年 每个月不同的天数-Clock function display includes a different number of days each month, leap year
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:871byte
    • 提供者:刘斌
  1. yuandaima

    0下载:
  2. FPGA多功能数字钟,描述语言VHDL,软件环境QuartusⅡ-FPGA multi-function digital clock, descr iption language VHDL, Quartus Ⅱ software environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.32kb
    • 提供者:李敬超
  1. usb

    0下载:
  2. USB完整代码 包括vhdl和verilog两种-usb ip core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:253.54kb
    • 提供者:王强
  1. Desktop

    0下载:
  2. crc校验码verilog代码,24bits,按原理写的代码-cyclic redundancy check 24 bits verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:692byte
    • 提供者:陈阳
  1. Desktop

    0下载:
  2. 用verilog HDL编写的多路选择器的代码,包括一部分延迟-Prepared using verilog HDL code MUX, including part of the delay
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:16.41kb
    • 提供者:陈阳
  1. Modelsim

    0下载:
  2. 这是一个modelsim的中文使用教程,主要讲述的是写代码前的操作-This is the Chinese use a modelsim tutorial is mainly about the operation before writing code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:379.36kb
    • 提供者:陈阳
  1. cordic

    1下载:
  2. altera cordic ip core, 包含文档,完整设计,以及测试向量-altera coedic ip core, including the document, whole design, and the testbench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:875.43kb
    • 提供者:panzhijian
  1. my_nand

    0下载:
  2. 与非门,Verilog实现,带实验说明文档。-NAND gate, Verilog implementation, with test documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:876.9kb
    • 提供者:
« 1 2 ... .82 .83 .84 .85 .86 1287.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com