资源列表
cpu-leon3-gr-pci-xc2v3000
- 一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了与之配套的PCI位码文件及配置程序。
seg
- 一个时钟程序，还有跑表，感觉相当不错的，有需要就下载吧
Syn_FIFO
- 一个可综合的同步FIFO的verilog源代码
fft_IPcore
- 这是一个fft的IP核，安装要求为quartus6.0以上。解压安装后可在quartus里例化使用，元件主要为cyclone和stratix,最大支持1024点的转换。
uart_regs
- 此程序为串行通信程序,采用verilog语言编写的,经过仿真验证已经通过.
Chapter5Sample
- 主要是RS-232串行接口技术并且通过了串行收发器UART的开发实例演示了接口设计的基本步骤程序
Chapter6Sample
- 描述了使用FPGA接口PDIUSBD12开发USB接口的流程.
Chapter7Sample
- 讲解用FPGA及其他芯片组成视频处理的电路设计和PFGA的程序的实现
Chapter8Sample
- 用FPGA实现的VGA/LCD显示的相关知识,包含了程序的主要结构和主要功能模块的实现过程
vga1
- vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧
eternityclock
- 自己写的扩展功能时钟，增加了年、月日计时，verilog代码，已在spatarn3实现。
DDS1
- DDS信号发生器，能产生多种波形，正玄波，三角波，方波，频率可调，相位可调