资源列表
add
- 介绍了carry_chain_adder，carry_skip_adder,ipple_carry_adder三种常用的加法器，采用verilogHDL语言，利用modelsim软件仿真验证，压缩包中包含有流程图
divider
- 介绍了除法器的设计，采用verilogHDL语言，利用modelsim仿真验证，压缩包中包含了流程图
multiple
- 介绍了几种常用的乘法器的设计，carry_save_mult，ripple_carry_mult等，压缩包中包含结构流程图，用verilogHDL语言，采用modelsim仿真验证
couuseware_Verilog_QingHuaUniversity
- 次文件乃清华大学的VerilogHDl语言的教学课件，电子专业搞硬件开发的可以参考参考！
sdram_controller
- sdram控制器，经过时序仿真，功能正确
source
- verilog设计范例，和王金明的verilog书可以配套使用。
add
- 实现简单十六位加法器及测试程序 的verilog代码
DEF
- 一个简单的始终触发器的代码 另外包括测试验证程序和输入码数据
verilogcomputer
- 哈尔滨理工大学高级工程师写的
利用低功耗微控制器开发FFT应用
- 用vhdl实现的FFT1024点
count
- 自己编制的计数器的verilog代码 希望能对大家有所帮助
SPI_Code(Verilog)
- SPI总线硬件描述语言Verilog下的实现，含主模式和从模式的实现，经过仿真验证，可作为一个单独的模块使用