资源列表
3des_vhdl
- 3重DES（3DES）加密算法的问答及其VHDL实现。
MAJORITY_VOTER
- Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
LEDWALK
- Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
LEDWATER
- 流水灯 Verylog编写的 Quartus II平台的简单设计实例 附仿真波形
PLL
- PLL 时钟模块 Quartus II平台的简单设计实例 附仿真波形
cnt4
- 四位计数器 计数器是数字系统中用得较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。例如，计算机中的时序发生器、分频器、指令计数器等都要使用计数器。
cpld
- 基于CPLD XC95018开发的一段VHDL代码，可实现多个8051单片机互相通讯，对多单片机系统的设计很有参考价值
adgal
- 本代码可做为可编程逻辑器件ATF16V8B参考的例子，实现了各种 与或非逻辑
seg
- 自己做的开发板，基于epm7064slc44-10控制数码管显示0-F。有助于初学者学习。
clockVHDL
- 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s
FPGA_design_handbook
- FPGA设计的指导性原则是一本FPGA设计的指导手册
dac0832_VHDL
- 用Verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vhdl源程序。