资源列表
FUZZY
- verilog 模糊PID 通过修改MIF文件 可以完成单个参数整定-FUZZY pid by verilog HDL
ip核
- 购买的beckoff公司的ip核，提供了详细的datasheet以及协议说明，附上调用ip核的文件，采用verilog编写，平台可以在ISE里自己设置(Buy the beckoff company's ip kernel, provides a detailed datasheet and protocol descr iption, attached to the ip kernel file, using verilog prepared, the platform can be set
niosii-triple-speed-ethernet-4sgx230-qsys-131
- Altera公司出的三速以太网例程，工程编译完了可以用niosii直接生成simple_socket_server，希望有用。(Altera company out of the three speed Ethernet routines, engineering finished, you can directly generate simple_socket_server using NiosII, I hope useful.)
8b10b
- ALERA fpga 8B10B转换源码，用于实现8B转10B，10B转8B功能。(ALTERA fpga 8B10B conversion source, used to achieve 8B to 10B, 10B to 8B function)
遥控器接收解码电路
- 设计遥控器接收解码电路。该电路接收编码后的串行数据，解码输出数据。电路接收 到的串行数据的格式为： 4 位同步码“ 1010”， 4 位数据（高位在前）， 1 位奇校验码（对前 8 位数据校验）(Design of remote control receiver decoding circuit. The circuit receives the encoded serial data and decodes the output data. The format of the serial
ahb_sramc_svtb
- ahb总线Verilog代码及sv仿真文件(ahb bus Verilog code and sv simulation code)
AMBA_VIP
- AMBA 总线IP 核Verilog代码(AMBA bus IP Verilog code)
PCM
- verilog的pcm实现，程序书写规范，值得学习。(The PCM implementation of Verilog, the specification of program writing, is worth learning.)
ug871-design-files
- XILINX FPGA PCIE测试例程(XILINX FPGA PCIE test routine)
class_experiment_elective_5
- 写了一个常用的楼梯灯的例程，楼下到楼上依次有 3 个感应灯：灯 1、灯 2、灯 3。当行人上下楼梯时，各个灯感应到后自 动点亮，若在 8s 内感应信号消失，则点亮 8s，若感应信号存在时间超过 8s，则感应信号消 失 4s 后灯自动关闭。 任务 1：做出如上逻辑电路设计并仿真； 任务 2：考虑去抖，对于感应信号到达存在毛刺(小于 0.5s)，设计逻辑并剔出。 任务 3：若为节约能源，下一个灯点亮的同时将自动关闭上一个灯，做出如上逻辑设计并仿 真（仅考虑一个人的情况）； 任务 4：考
DBSTAR_RGMII
- Verilog实现的RGMII和GMII接口转接，适合适配不同PHY芯片接口使用(Verilog implementation of RGMII and GMII interface transfer)
Xilinx_Vivado_Design_Suite_HLx_Editions_2018.2
- vivado 2018.2 license