资源列表
pc_cfr_v3_0_msim
- xilinx pc-cfr仿真代码,供参考-xilinx pc cfr matlab code ,for reference
bubblesort
- 根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果，含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
实验一多路选择器与CPU辅助模块设计
- 实验一多路选择器与CPU 模块设计 实验方法与答案(Solutions for computer experiment.)
PDM2PCM.srcs
- use verilog to trans PDM to PCM signal,use vivado
vivado2018+IPs
- Xilinx Vivado 2018 License File
apbi2c-master
- apb转i2c verilog 实现(APB bus interface to I2C bus interface)
code
- 基于蜂鸟E203riscv系统的DMA外设代码(DMA code based on hbird_e203 system)
VERILOG-jpeg
- 用Verilog语言在FPGA上实现JPEG图片的解码，附带testbench-With the Verilog language in the FPGA to achieve JPEG image decoding, with testbench
ahb_sramc_vtb
- ahb总线Verilog代码及Verilog仿真文件(ahb bus Verilog code and Verilog simulation code)
tcp_ip_core_w_dhcp_latest.tar
- 以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)
VHDL学习的好资料--18个VHDL实验源代码
- 20个VHDL实验源代码,包括： 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
FPGA_SSI
- 文档中的verilog代码实现了FPGA与SSI总线的数据协议链接-Verilog code in the document of the FPGA data bus protocol and SSI links