CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 804.05 .06 .07 .08 .09 ... 4323 »
  1. HD_6409_file

    0下载:
  2. HD6409 编解码的fpga实现。 本例采用alter的芯片 ,成功实现HD6409的功能。 -HD6409 codec to achieve the fpga. In this case ,i use the the chip of alter , the verilog functions can implementate the function of HD6409.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:566.38kb
    • 提供者:fu
  1. i8051

    0下载:
  2. vhdl code for 8051 microcontroller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:20.23kb
    • 提供者:Muftah
  1. Multiplexre_Examples

    0下载:
  2. vhdl codes for representing multiplexer using diffrent methods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.89kb
    • 提供者:Muftah
  1. RAM_Examples

    0下载:
  2. Verilog hdl code for representing ram and rom "memory" using many methods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:4.95kb
    • 提供者:Muftah
  1. vhdl

    0下载:
  2. 循环码编译码程序,用c语言编程的 该for 循环计算码组的后3 个码元-Cyclic code encoding and decoding procedures, with c language programming cycle of the calculation of the code group for the three yards after the yuan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-14
    • 文件大小:12.98kb
    • 提供者:小小
  1. cf_ldpc

    0下载:
  2. ldpc码编码、译码设计,使用vhdl语言编写,包括c语言写的测试代码-ldpc code encoding, decoding design, vhdl language use, including testing c language code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:64.48kb
    • 提供者:jinghai
  1. ROM

    0下载:
  2. FPGA ROM利用FPGA实现的ROM只能认为器件处于用户状态时具备ROM功能。使用时不必要刻意划分,而ROM单元的初始化则是设计人员必须面对的问题。-FPGA ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:3.23kb
    • 提供者:niuren
  1. viterbi

    0下载:
  2. Viterbi verilog generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:79.57kb
    • 提供者:zhanglh
  1. spimaster

    0下载:
  2. SPI IP core supporting SD/MMC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.16mb
    • 提供者:zhanglh
  1. i2c_master_slave_core

    0下载:
  2. I2C master/slave IP core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.08mb
    • 提供者:zhanglh
  1. uart_serial

    0下载:
  2. UART IP core in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:10.23kb
    • 提供者:zhanglh
  1. Exp1-Led

    0下载:
  2. 本次实验使用 Xilinx FPGA的开发工具 ISE6.x,新建一个工程,并进行综合、布局布线、 下载配置。 这里建立的工程是使用 Create-SOPCMB上的发光二极管显示一个八位二进制计数器, 发光二极管亮表示该位为 0。 -Experimental use of the Xilinx FPGA development tools ISE6.x, create a new project, and comprehensive, the layout of wiring, d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:234.88kb
    • 提供者:yangcheng
« 1 2 ... .99 .00 .01 .02 .03 804.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com