CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 1015.16 .17 .18 .19 .20 ... 4323 »
  1. frequency-divider

    0下载:
  2. 用VERILOG 语言写的数控分频器,可能输入时钟信号实现任意整数倍的分频,-NC divider, with the words written in VERILOG HDL, can achieve any integer multiple of the input clock frequency, contains the entire project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:480.27kb
    • 提供者:zyb
  1. DS1302

    0下载:
  2. 基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。-DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:752kb
    • 提供者:zyb
  1. UART(RS232)

    0下载:
  2. 用VERILOG语言实现的通用异步串行收发器(RS232收发器),波特率可设置,通讯稳定,已成功应用于实际项目。-VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:588.87kb
    • 提供者:zyb
  1. water-LED

    0下载:
  2. 用VERILOG语言实现的LED流水灯实验,通过移位方法实现,代码简单实用。-VERILOG language with an LED light water experiment, achieved by shifting method, the code is simple and practical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:348.94kb
    • 提供者:zyb
  1. CRC

    0下载:
  2. 用VERILOG语言实现的CRC循环冗余校验码,已成功用于实际项目。-With VERILOG language of the CRC cyclic redundancy check code has been successfully used for actual projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:473.1kb
    • 提供者:zyb
  1. Infrared-remote-control

    0下载:
  2. 用VERILOG语言实现的红外遥控实验,已成功用于实验用小飞机的飞行控制。-Experiment with infrared remote VERILOG language, has been successfully used in experiments with small aircraft flight control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:702.56kb
    • 提供者:zyb
  1. work_1

    0下载:
  2. spartan 3e-500 lcd 显示的数字钟,能显示年月日时分秒,以及星期还有闹铃时间,时间闹铃等可以自动调节,还有电台报时功能。星期模块有些许问题,调年月日的时候星期不会自动跳变,需要自己重新调,正常计时会自动跳变。-Spartan 3 e- 500 LCD display digital clock, can show minutes when (date) (month) (year), and week as well as the alarm time, time can aut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.98mb
    • 提供者:范子健
  1. PCI_IF_AMCC-S5920.ZIP

    0下载:
  2. Design for PCI IF AMCC S5920
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.93kb
    • 提供者:Victor Rogov
  1. ADDA_2C5

    0下载:
  2. AD采集和DA转换,对于AD初学者是一个很好的学习例程。-AD and DA conversion, it is a good learning routines for learners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.92mb
    • 提供者:李晶
  1. fs_re

    0下载:
  2. 超声波脉冲发射和计时程序,脉冲串个数和周期可设置-Ultrasonic pulse transmission and timing program,pulse sequence number and cycle can be set up
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:665.28kb
    • 提供者:李晶
  1. ModelSim-Settings

    0下载:
  2. 设置ModelSim仿真步骤,运用Quartus II 13.0 (32-bit) University Program VWF 波形文件编程功能后,使用ModelSim-Altera进行仿真。-Set ModelSim simulation steps, using Quartus II 13.0 (32-bit) University Program VWF programming function waveform file, use the ModelSim-Altera simulat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:377.32kb
    • 提供者:yuantielei
  1. Middlefilter

    0下载:
  2. 基于FPGA的中指滤波器,使用verilog语言实现,仿真结果正常。-FPGA-based middle filter using verilog language, simulation results properly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:67.66kb
    • 提供者:luotian
« 1 2 ... .10 .11 .12 .13 .14 1015.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com