CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... 100 .01 .02 .03 .04 105.06 .07 .08 .09 .10 ... 4323 »

  1. pg058-blk-mem-gen

    1下载：
  2. blockram的手册，适合开发者使用是xilinx的(Blockram manual, suitable for developers to use, is Xilinx)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-30
    • 文件大小：1.56mb
    • 提供者：CrazyICer

  1. DDS

    1下载：
  2. 可以实现DDS 的正负线性扫频以及在线参数设置(DDS ad9914/ad9915 code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-31
    • 文件大小：5kb
    • 提供者：preman

  1. 界面切换

    1下载：
  2. qt 实现窗口切换按键触发后可以切换到一个界面。退出后回到主窗口(chieve window switching of QT)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-31
    • 文件大小：489kb
    • 提供者：卢晓爱滴

  1. DATA_Scramble

    1下载：
  2. 扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-01
    • 文件大小：31kb
    • 提供者：菜菜0106

  1. 66_AD_test(1)

    1下载：
  2. EV10AQ190A配置程序 EV10AQ190A configuration program(EV10AQ190A configuration program)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-01
    • 文件大小：3.27mb
    • 提供者：shck

  1. ddr3_128

    1下载：
  2. DDR3 读写操作，使用spartan6平台验证。(DDR3 read and write operations,the use of spartan6 platform validation.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-01
    • 文件大小：10.21mb
    • 提供者：雷力风神

  1. cmos_i2c_ov7670

    1下载：
  2. 完成OV7670摄像头的一个I2C协议配置，从机主机的时序读取编写功能(Complete the OV7670 camera an I2C protocol configuration, slave host timing read write function)

  3. 所属分类：VHDL/FPGA/Verilog

  1. Comprehensive_FM_IP

    1下载：
  2. 在vivado平台上的用verilog语言编写的FM直接调制程序(On vivado platform of FM modulation directly program written in verilog language)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-02
    • 文件大小：79.23mb
    • 提供者：wuyuyanglei

  1. QPSK调制解调器的设计及FPGA实现

    1下载：
  2. QPSK FPGA的实现，QPSK调制解调器的设计及FPGA实现(Design and implementation of QPSK modem based on FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-02
    • 文件大小：6.52mb
    • 提供者：muweng

  1. pseudo_random

    1下载：
  2. 基于vivado Verilog的伪随机数发生器，采用LFSR算法，并对其进行了升级，使用反馈级联的思想，从最大周期为2^n提升为原来的3-5倍(Based on vivado Verilog pseudo random number generator, using LFSR algorithm, and upgrade it, using the idea of feedback cascade, from the maximum cycle of 2^n to 3-5 times the

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-02
    • 文件大小：1.8mb
    • 提供者：9901tzh

  1. lattice_usb_ft2232_cable_sch

    1下载：
  2. Lattice USB FT2232 JTAG Programming Cable Schematic

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-02
    • 文件大小：237kb
    • 提供者：kaos_engr

  1. Double_Pulse_Test

    1下载：
  2. 利用VHDL语言描述出一个双脉冲，可任意设置两脉冲长和中间时间间隔。(A double pulse is described in VHDL language, and the two pulse length and the intermediate time interval can be arbitrarily set.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-02
    • 文件大小：7.93mb
    • 提供者：张子铭
« 1 2 ... 100 .01 .02 .03 .04 105.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com