资源列表
buffer
- 基于verilog hdl语言的fpga缓存器buffer的一种编写 输出4组16位数-verilog hdl text for fpga of a buffer
fx2lp_slaveFIFO
- 一种基于quartus下的labview开发驱动 将代码用到原理图中 可以进行下位机与上位机之间的读取与上传-fifo driver
std_div
- 分频模块 用veriog hdl实现十六分频-clock division module
dacontrol
- 数字量转成模拟量的基于verilg hdl 语言编写的程序 非常好用-digital convert to analog
220model
- 220model 与 altera mf的库 用于fpga的modelsim仿真过程中添加到工程里面-220model altera mf fpga modelsim
cordic
- cordic算法，适用于宽带信道化接收机提取信号参数-CORDIC algorithm, suitable for wideband channelized receiver signal parameter estimation
DE2_ControlPanel_V2.0.1
- de2 Cyclone® II 2C35 FPGA 最新版 控制面板-de2 Cyclone® II 2C35 FPGA control pad
8位ALU的VHDL程序
- 8位ALU的VHDL程序，包含与或非移位运算等功能，编译通过，波形显示正常
dtrigger
- 分频器，对输入时钟进行分频,可以用来驱动电机，或者用作其他需要时钟源的外设的驱动信号-Divider, devide the input clock frequency to another frequence clock signal
cf_interface
- verilog 语言描述的CF卡接口，能正常读写的-Verilog module for CF card interface.It was test OK!
serial
- 很好用的串口收发FPGA程序，代码简洁，想要的朋友们可以直接引用到子程序里，可以直接使用，经过多年工程应用了。告别大段的繁琐的官方串口程序吧。-Good use of serial transceiver FPGA program, code simple, and friends want to be a direct reference to the subroutine can be used directly, after years of engineering application
m_sequence_fpga
- 采用Verilog语言编写的伪随机序列——m序列，可用作通信系统输入数据源。-Use Verilog language- m sequence pseudo random sequence, and can be used as input data sources in communication system.