资源列表
200710122171387979
- 此源码为线性相位滤波的vhdl源码和设计心得体会，理论分析和工程实践总结相结合，有很大的参考价值
Modelsim
- 一个做FPGA时经常使用到的一个软件的介绍。
fd
- 这是一个键盘防抖动的C程序。该防抖动程序采用计数器型，简单，稳定，省资源。
verilog
- verilog设计练习进阶,针对的读者是 verilog hdl的初学者。
traffic
- 完整的VerilogHDL交通灯例程，已通过硬件仿真。
clock
- 完整的VerilogHDL时钟例程，已通过硬件仿真。
serial
- VerilogHDL例程，实现和PC机进行基本的串口通信。
dividefre
- CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
LCD1602_B
- 关于1602的液晶显示驱动程序，不过如果直接用的话可能不行，不同的型号要做一定的修改。
8051core
- 基于vhdl的51内核的程序设计，可以进行编译，稍微修改就可以成为自己订制的软cpu.
simple_cpu
- 自己定制自己的cpu，一个比较简单的cpu。熟悉处理器制作流程。
fsm8051
- ：首先介绍了DS--UWB系统的的发射与接收模型，然后分析了利用滑动相关法对信道进行估讣，并巾此给出 了不同RAKE接收机RAKE合成权系数选取方案。对接收机采用最大比(MRC)、最小均方误差(MM SE)及带均衡 器的(MRC)合并系数选取的误码性能进行了仿真和对比。结果表明了带均衡器的MRC—RAKE只用较少的分支 就可以达到接收性能明显优于MMSE—RAKE的程度。尤其在信噪比比较大时。这种优势更加明显。