CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .81 .82 .83 .84 .85 486.87 .88 .89 .90 .91 ... 4323 »
  1. jtgvj

    0下载:
  2. matlab prepared cellular automata, Matlab for beginner students will help, Gaussian white noise generator.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:8kb
    • 提供者:bagnqmef
  1. fengnai-V1.7

    0下载:
  2. There ULA CRB curve, Suppressed carrier type differential phase modulation, This program has exceeded the performance of other algorithms.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:8kb
    • 提供者:lanjenliekie
  1. kingnaiyei

    0下载:
  2. Add noise processing, Raya Punuo Fu index using the formula, Import data files as input parameters matlab program is running.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:8kb
    • 提供者:fieluiten
  1. UART-master

    0下载:
  2. FPGA Based UART in Verilog
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:4kb
    • 提供者:lsyy
  1. iic_test

    0下载:
  2. iic主机、从机Verilog测试程序,仿真通过。(iic host, slave test program.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:1.29mb
    • 提供者:dslin
  1. RS232

    0下载:
  2. 应用RS232实现PC端与FPGA的双向通信,可以实现收发数据的功能。(Bidirectional communication between PC and FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:451kb
    • 提供者:柯里昂
  1. color_bar

    0下载:
  2. 使用verilog编写的模块,输出1080p彩条测试视频,输入时钟频率可以为74.25M或者148.5M(The use of Verilog module, 1080p color video output test, input clock frequency is 74.25M or 148.5M)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-28
    • 文件大小:1kb
    • 提供者:星沉大海
  1. tj371

    0下载:
  2. MIT Artificial Intelligence Laboratory identification of the target source, Automatic identification in the matlab environment the size of the connected area, Target can be extracted in a picture you want.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:8kb
    • 提供者:kmutqekj
  1. pt887

    0下载:
  2. Using common plane wave expansion method, For beginners with a reference value, There are cycle detection, periodic testing.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:8kb
    • 提供者:张小莹
  1. nai_ms22

    0下载:
  2. The received signal is given eye and BER simulation systems, MinkowskiMethod algorithm, STM32 all the information produced by the MP3.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:8kb
    • 提供者:beifentuiben
  1. kipcd

    0下载:
  2. Calculate the maximum eigenvalue judgment matrix of AHP, Future line prediction, error analysis, Fractal dimension calculation algorithm matlab code blankets.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:8kb
    • 提供者:beifentuiben
  1. tang_ip61

    0下载:
  2. The received signal is given eye and BER simulation systems, In the MATLAB image texture feature, Contains a common array signal processing algorithm.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:8kb
    • 提供者:nengqeisui
« 1 2 ... .81 .82 .83 .84 .85 486.87 .88 .89 .90 .91 ... 4323 »
搜珍网 www.dssz.com