CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 675.76 .77 .78 .79 .80 ... 4323 »
  1. 12_lcd_spi

    0下载:
  2. 这个一份fpga的lcd显示一张图片的源代码-about lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.54mb
    • 提供者:renlulu
  1. LCD126484

    0下载:
  2. 这是一份fpga的lcd的12864的程序-about 12864
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:72.68kb
    • 提供者:renlulu
  1. swfsm

    0下载:
  2. stopwatch的FSM状态机的代码,可供初学者学习参考如何编写状态机-the finite state machine vhdl code for the simple stopwatch file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:Echo Li
  1. ICC_AVR

    0下载:
  2. 基于单片机的流水灯设计,实现led灯一次点亮-Based on MCU water lamp design, to achieve a LED lamp lit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.28mb
    • 提供者:柯冰涛
  1. segsweep

    0下载:
  2. VHDL 驱动数码管 使用quartues 2编程使用CPLD驱动八段数码管-VHDL seg
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:193.99kb
    • 提供者:jack
  1. traffic_lights

    0下载:
  2. 运用Verilog HDL编程语言,实现十字路口的交通灯功能,可在FPGA等硬件上进行仿真(默认硬件晶振为50MHz)。-Using Verilog HDL programming language, to achieve the crossroads of traffic lights function, can be simulated in FPGA hardware on (the default hardware crystal is 50MHz).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.53kb
    • 提供者:krj
  1. rom_255

    0下载:
  2. 入通过键盘控制或者通过50MHz晶振分频后以每1秒步长发生变化,通过8位并口输出数字信号,并将该数字信号经过译码电路后用七段数码管提示输出信息。-By controlling the keyboard or by 50MHz crystal occur long after the division to change every second step, through the 8-bit parallel digital output signal, and the digital sign
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.29mb
    • 提供者:maomaoyu
  1. mux_2to1

    0下载:
  2. 2选1的数据选择器 即当s=1时,输出m=y;当s=0时,输出m=x。 -Data selector 2-to-1 that is, when x = 1, the output m = y when s = 0, the output m = x.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:245.11kb
    • 提供者:maomaoyu
  1. char_7seg

    0下载:
  2. 七段数码管显示 显示简单字符 显示0~9数字 循环显示4个字符 -Seven-segment LED display simple characters, 0-9 digital loop display four characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:255.63kb
    • 提供者:maomaoyu
  1. bcd_add_1bit

    0下载:
  2. 二进制码到BCD码的转换 1位BCD加法器 2位BCD加法器-BCD code to binary code conversion of a BCD adder two BCD adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:223.35kb
    • 提供者:maomaoyu
  1. Altera DE2 TV BOX with Effects Project

    0下载:
  2. Altera DE2 TV BOX with Effects Project maintaied for Cyclone 2
  3. 所属分类:VHDL编程

  1. ADP5052.PDF

    0下载:
  2. 多路稳压输出,可配置个电压,非常适合用于fpga电源-Multiple regulated output voltage can be configured very suitable for fpga power
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1018.3kb
    • 提供者:王子文
« 1 2 ... .70 .71 .72 .73 .74 675.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com