CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 1287.88 .89 .90 .91 .92 ... 4323 »
  1. 16V8-luojimen

    0下载:
  2. With 16 V8R making a gate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:12.13kb
    • 提供者:ROBIN
  1. IICforsopcbuilder

    0下载:
  2. IIC控制器 for Sopc Builder-IIC controller for Sopc Builder
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.13kb
    • 提供者:张建
  1. SDRAM_Source

    0下载:
  2. DE2 Board SDRAM Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:12.13kb
    • 提供者:choi
  1. polynominal-multiplier

    0下载:
  2. verilog code for polynominal multiplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:12.13kb
    • 提供者:Delma
  1. adc0832tt_c

    0下载:
  2. PWM 51单片机产生的通开关管如用于IGBT导I-PWM production 51
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:12.14kb
    • 提供者:丁小川
  1. fulladder

    0下载:
  2. 全加器,有半加器和或门组成.元件例化语句.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.14kb
    • 提供者:周林
  1. verilog

    0下载:
  2. i2c总线控制协议,一共五个v文件。没有加外部io-i2c bus control protocol, a total of five v file. No additional external io
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:12.15kb
    • 提供者:dashan
  1. SHIZHONG

    1下载:
  2. 这个是我自己做的一个电子时钟,用4位数码管,合泰单片机-This is my own doing an electronic clock, with four digital control, microcontroller Hetai
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:12.15kb
    • 提供者:王太刚
  1. M25P128_model

    0下载:
  2. M25P128(NOR FLASH)的仿真模型,Verilog实现,调试了很久才通,现在基本功能完整,仿真时打印调试信息,自用无问题。-M25P128 (NOR FLASH) simulation model, Verilog implementation, commissioning a long time to pass, and now the basic functions of a complete, print debug information during simulation,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:12.15kb
    • 提供者:爱阳阳
  1. binary_to_gray

    0下载:
  2. 将二进制数转化为格备码,4位并行。binary_input为二进制数输入, gray_output为格雷码输出。-Will be converted into binary code grid preparation, 4-bit parallel. binary_input for binary input, gray_output for the Gray code output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:12.16kb
    • 提供者:changhe
  1. bayer2rgb

    1下载:
  2. bayer到RGB, 12bit进,24bit出,实验效果很理想,简单易用 -bayer to RGB, 12bit entry, 24bit out of the experimental results is very satisfactory, easy to use
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-30
    • 文件大小:12.17kb
    • 提供者:zhangxinggang
  1. Keil

    0下载:
  2. USB大全第十八章实现slave FIFO的外部控制器程序-USB slave FIFO Daquan Chapter XVIII of the external controller to achieve program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:12.17kb
    • 提供者:王学维
« 1 2 ... .82 .83 .84 .85 .86 1287.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com