资源列表
VHDL(sin)
- 基于ROM的正弦波发生器的设计 一．实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二．实验内容 设计基于ROM的正弦波发生器，对其编译，仿真。 具体要求： 1.正弦发生器由波形数据存储模块（ROM），波形发生器控制模块及锁存模块组成 2.波形数据存储模块（ROM）定制数据宽度为8，地址宽度为6，可存储 64点正弦波形数据，用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based
VHDL_pinlvbiao
- VHDL实现数字频率表功能，针对中科大复杂数字系统设计大实验进行功能补充-VHDL digital frequency table for the USTC complex digital systems design experimental functional supplement
YINYUE
- EDA梁祝音乐，但是其中有一个错误，不知道怎么更改-EDA Butterfly music, but there was an error, do not know how to change
vhd2vl.tar
- 將VHDL設計轉換成Verilog設計的程式
7seg-led
- VHDL的彩灯程序，内含数码管和led灯的显示，按照各种循环方式一次显示-The Lantern VHDL program, containing the digital pipe and led lights are displayed, according to a variety of recycling methods show once again that
ECC_4_29
- 优化的163位ECC 公钥生产（点乘）模块，40us-ECC public key 163 optimized production (the dot) module, 40us
flash_simulation
- 一个flash控制模块和仿真，内附flash模型-a flash control module and simulation, there are a flash model inside
VHDL
- the VHDL for DDS ,you can do all things with it .thank you
8255IPCORE
- 基于VHDL的8255可编程并行接口电路设计 -8255 IP Core
VHDLSourceCodeFor5ADConverters
- 5个模数转换器adc的vhdl源码 5个模数转换器adc的vhdl源码
e1framerdeframer
- E1 Framer/De-Framer, Also include the data check (CRC) and channel coding/decoding-E1 framer and deframer, clock adjust, clock phase adjust