CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 863.64 .65 .66 .67 .68 ... 4323 »
  1. DAC0832-interface-control

    0下载:
  2. 基于VHDL语言,实现对高速A/D器件DAC0832控制-Based on VHDL language, to achieve high-speed A/D control devices DAC0832
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.12kb
    • 提供者:HUANGTIANWEN
  1. New-Folder

    0下载:
  2. to learn bout development of vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.12kb
    • 提供者:murthy
  1. paomiao

    0下载:
  2. 用Verilog编写的跑秒程序,最大时间30秒,适合于各种场合的倒计时。-Written using Verilog stopwatch program, the maximum time of 30 seconds, the countdown is suitable for a variety of occasions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:3.12kb
    • 提供者:张东豪
  1. lab1

    0下载:
  2. 一个21位先行进位加法器的代码 交作业和毕设必备,自己写的,不完全地方请指出 -A 21-bit carry-lookahead adder code homework and must complete set up, wrote it myself, not exactly place please indicate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:3.12kb
    • 提供者:lu
  1. BUTTON-

    0下载:
  2. 按键控制,实现复位、清零、点亮及暂停功能-Button control to achieve reset, clear, light and pause function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.12kb
    • 提供者:min
  1. vga256d

    0下载:
  2. VGA256.BGI 320x200x256 mode driver and test program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:3.12kb
    • 提供者:Maxim
  1. Lab5(sequence-detector)

    0下载:
  2. sequence detetect on spartan 3e...vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.12kb
    • 提供者:vikas
  1. DAC0832-programmer

    0下载:
  2. DAC0832的接口电路程序,简单的开发实例-DAC0832' s interface circuit program, the development of a simple example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.12kb
    • 提供者:guofeng
  1. FPGA_tbench

    0下载:
  2. 一个actel公司fpga测试台程序,经过编译可以成功运行-A actel company fpga test program can run successfully compiled
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.12kb
    • 提供者:guxinyu
  1. Vhdl1

    0下载:
  2. 本课题要求设计一个电梯控制系统,传统的电梯控制系统仅仅要求实现对一栋电梯的控制,而本题要求设计一个实现两栋电梯联动的基于VHDL的电梯控制系统。我们设计的电梯控制器是控制电梯按顾客要求自动上下的装置。-The issue to design an elevator control system, the traditional elevator control system is only required to achieve an elevator control, and design a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.12kb
    • 提供者:沙俊
  1. uC_interface

    0下载:
  2. IIC总线微控制器的接口RTL代码(verilog)-the verilog code of IIC Uc_interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:3.12kb
    • 提供者:马凯英
  1. RRController

    0下载:
  2. Source Code for a Rom/And Ram controller and some sample Op-Codes.Written in components and assembled together.enjoy!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.12kb
    • 提供者:MarshalAmin
« 1 2 ... .58 .59 .60 .61 .62 863.64 .65 .66 .67 .68 ... 4323 »
搜珍网 www.dssz.com