CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 941.42 .43 .44 .45 .46 ... 4323 »
  1. i2c_core_v02

    0下载:
  2. I2C FPGA代码,支持master和slave-I2C FPGA code to support master and slave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.95kb
    • 提供者:chen
  1. DATA_SEND1

    0下载:
  2. 基于w5300的以太网数据传输的vhdl程序-Ethernet data transmission based on w5300 VHDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:3.95kb
    • 提供者:可新迪
  1. definetbcode

    0下载:
  2. ethernet files verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.95kb
    • 提供者:minh
  1. lcd

    0下载:
  2. atmega display for adc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.95kb
    • 提供者:udgish
  1. eternityclock

    0下载:
  2. 自己写的扩展功能时钟,增加了年、月日计时,verilog代码,已在spatarn3实现。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.95kb
    • 提供者:xiayu
  1. taxi

    0下载:
  2. 基于VHDL出租车计价器的实现,能实现简单的计价功能-VHDL-based implementation of the taxi meter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.95kb
    • 提供者:燕燕liu
  1. FIR

    0下载:
  2. FIR滤波器c语言实现,具体的代码放在word中。-FIR filter c language, in the doc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.95kb
    • 提供者:wangyou
  1. 82be270ea751

    1下载:
  2. RS(255,239)编码器的VHDL语言源代码,希望能对大家有一定帮助-the code of the encoder of rs(255,239),hope can help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:3.95kb
    • 提供者:周达
  1. 新建文件夹

    0下载:
  2. verilog语言编写的硬件定时器,测试功能可用(Verilog yu yan bian xie de ying jian ding shi qi, qin ce gong neng ke yong)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:3.95kb
    • 提供者:jiade
  1. 486bus

    0下载:
  2. 本代码实现了486总线的功能,初学者可以借鉴学习-This code implements the 486 bus functions, beginners can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.96kb
    • 提供者:tom
  1. how-to-write-testbench

    0下载:
  2. 怎样写testbench , 仿真, modelsim, system verilog or verilog, 代码风格,行为级代码-how write testbench,do simulation, modelsim, system verilog or verilog , behaveral level code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.96kb
    • 提供者:james
  1. The--VHDL-code-of-I2C

    0下载:
  2. 该程序采用延时接收比较来实现仲裁的方法,使不具有I2C接口的普通微控制器(MCU)能够实现模拟I2C总线的多主通信。-This program is to realize the delay receiving the arbitration method, do not have the I2C interface of ordinary micro controller (MCU) can simulate the I2C bus more than the main communicati
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.96kb
    • 提供者:西土瓦
« 1 2 ... .36 .37 .38 .39 .40 941.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com