CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .04 .05 .06 .07 .08 109.10 .11 .12 .13 .14 ... 4323 »
  1. FPGA

    0下载:
  2. 主要介绍VHDL下,电子时钟、LCD、LED、电子琴,电梯等开发程序。-Introduces the VHDL, the electronic clock, LCD, LED, keyboard, elevator and other development programs.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.24mb
    • 提供者:huizeng
  1. project

    0下载:
  2. NIOSII那些事儿rev6.0.pdf 的示例代码。-Sample code of "Those things regarding to NIOSII rev6.0"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.23mb
    • 提供者:卢德容
  1. fwdwp4testing

    0下载:
  2. a CAN Communication established between 2 controllers. Basic example of communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.23mb
    • 提供者:Subramanya S
  1. ucGUI_demo

    0下载:
  2. fpga 图形界面设计程序及源代码,图形显示驱动程序-fpga graphical interface design program and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.23mb
    • 提供者:caimin
  1. SRTP2

    0下载:
  2. 基于FPGA利用verilog HDL编写的128bitAES加密算法电路-Verilog HDL-based FPGA use encryption algorithms written 128bitAES circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.21mb
    • 提供者:lshmenor
  1. uart_rx_module24

    0下载:
  2. UART serial interface communication based on FPGA, this modular by receiving PC serial port data (8), converted into parallel 24 data output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.21mb
    • 提供者:常云鹏
  1. FPGA

    0下载:
  2. 西安交通大学数电FPGA实验代码,使用verilog编写-The code of XJTU s digital electronics experiment, wrote by Verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.2mb
    • 提供者:fanxinkai
  1. DE1_SD_Card_Audio

    0下载:
  2. altera de1系列SD卡音乐播放工程 插入SD卡可直接播放-altera de1 series of projects into the SD card SD card music player can play
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.19mb
    • 提供者:zoujiaji
  1. fpga

    0下载:
  2. 用FPGA实现的多功能数字钟时,可以定闹钟,校对时间。-When implemented in an FPGA multifunction digital clock, you can set the alarm, set the time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.19mb
    • 提供者:zhang
  1. DE2_mt9m111-

    0下载:
  2. DE2_mt9m111例程 视频图像采集模块-DE2_mt9m111 routine video image acquisition module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:13.19mb
    • 提供者:张自力
  1. huxideng

    0下载:
  2. 用Quartus软件,DE1开发板实现的呼吸灯,Led先由亮逐渐变暗,再由暗逐渐变亮-With the Quartus software, DE1 development board to achieve the breathing light, Led the first light gradually dimmed, and then gradually brightened by the dark
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.18mb
    • 提供者:陈正鑫
  1. Nios_II_uCOS

    0下载:
  2. 本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13.17mb
    • 提供者:huangshengqun
« 1 2 ... .04 .05 .06 .07 .08 109.10 .11 .12 .13 .14 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭