CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 284.85 .86 .87 .88 .89 ... 4323 »
  1. SOPC_System

    0下载:
  2. Altera SOPC系统设计入门教程,搭建简单的片上可编程系统-Tutorial Altera SOPC system design, building simple programmable system chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.62mb
    • 提供者:liuqian
  1. SOPC

    0下载:
  2. 很好的学习资料,欢迎啊大家下载,很好的学习资料,欢迎啊大家下载-Good learning materials, welcome everyone to download ah, good learning materials, welcome everyone to download ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.62mb
    • 提供者:王浩
  1. 13_ds1302

    0下载:
  2. FPGA实现ds1302的控制,用verilog语言编写,黑金开发板-The FPGA implementation of ds1302 control, written in verilog language, black gold development board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.62mb
    • 提供者:罗强
  1. DDS

    0下载:
  2. 使用VHDL开发的DDS程序,简单实现,进行相关硬件配置后即可使用-You can use the DDS program developed using VHDL, simple implementation, related hardware configuration
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.62mb
    • 提供者:guo
  1. RSCode_XuChaojun

    0下载:
  2. 徐朝军的博士论文,详细的介绍了RS编码解码算法以及进行了性能分析。-Doctor paper from Xu Chaojun . A detailed descr iption of RS encoding and decoding algorithms and performance analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.61mb
    • 提供者:zcxvegeta
  1. RS_422

    1下载:
  2. 在K7FPGA上利用verilog语言编写的RS422串口,由于没找到Verilog所以选择了VHDL(On the K7FPGA, using Verilog language RS422 serial port, because did not find Verilog, so chose VHDL)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-16
    • 文件大小:5.61mb
    • 提供者:allen3zsy
  1. source

    0下载:
  2. 关于verilog的ppt可见 学习一下吧 很有用的说-Ppt on verilog to learn about it can be seen that useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.61mb
    • 提供者:maxwell
  1. spi_flash_controler

    0下载:
  2. w25q64 spi flash verilog code .use xilinx ise .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:5.6mb
    • 提供者:zhufull
  1. MCPU

    1下载:
  2. 多周期CPU的verilog代码,用vivado可以仿真出波形(multi-cycle CPU by verilog and using vivado to simulate.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:5.6mb
    • 提供者:Lsinger
  1. gailiangban

    0下载:
  2. 基于fpga的平台,用verilog,写的一个可以表白的工具-can be use to show love
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.6mb
    • 提供者:Thoms Peter
  1. seg_1

    0下载:
  2. 计时模块,数码管显示,格式:时,分,秒。用于初学者参考学习(Time module, digital tube display, format: time, minute, second)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-30
    • 文件大小:5.6mb
    • 提供者:1Q84
  1. FPGA_3D

    0下载:
  2. 基于FPGA的3D头盔显示设备研究事实上是-Display device of FPGA-based 3D helmet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.6mb
    • 提供者:qinxiangfu
« 1 2 ... .79 .80 .81 .82 .83 284.85 .86 .87 .88 .89 ... 4323 »
搜珍网 www.dssz.com