CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 3869.70 .71 .72 .73 .74 ... 4323 »
  1. 4luxianzeqi

    0下载:
  2. 一个4路选择器的东西 程序 源代码都在 大家可以看看是不是可以用用 帮帮忙吧-A 4-way selector source code things are not everyone can look at are can help out with it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.28kb
    • 提供者:ss
  1. VHDL

    0下载:
  2. 电子设计自动化软件下的3-8位译码器,触发器的VHDL 代码-Electronic design automation software under the 3-8 bit decoder, triggers the VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.28kb
    • 提供者:jun
  1. adc0809

    0下载:
  2. ADC0809的驱动程序,经实验正确可靠,实用
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.28kb
    • 提供者:chenyang
  1. testspeed

    0下载:
  2. 红绿灯实时变换程序,在接到信号时对该路车流量进行统计,一个高电平代表一辆车。并能对两条路的流量进行比较计算,根据比较百分比输出相应数值电平。-Transformation process in real time the traffic lights, after receiving the signal for the road traffic statistics, a high level representative of a car. And is able to compare th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.28kb
    • 提供者:lily
  1. me

    0下载:
  2. quartus软件编写的曼彻斯特编码的vhdl 源程序-the Quartus software development, Manchester encoding vhdl source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:1.28kb
    • 提供者:liuliuliu
  1. std_div

    0下载:
  2. 分频模块 用veriog hdl实现十六分频-clock division module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.28kb
    • 提供者:eragon
  1. CRC32_D64

    0下载:
  2. 10G以太网,64b比特CRC32计算,10G以太网,64b比特CRC32计算-CRC32 with 64 bits in 10G Ethernet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.28kb
    • 提供者:李恩明
  1. leading-zero

    0下载:
  2. 对于32位寄存器前导零个数的计数,一个简单的程序-32 registers a leading zero number of counts, a simple procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.27kb
    • 提供者:陈茂鑫
  1. SPI_MASTER

    0下载:
  2. VHDL实现的SPI Master 采用标准状态机,已完成实际验证-VHDL implementation of SPI Master standard state machine has completed the actual verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.27kb
    • 提供者:zhaojun
  1. AD719x Interfacing

    1下载:
  2. This source code is used for control and data aquisition data from AD7193 on FPGA.
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1.27kb
    • 提供者:tunglinh2611
  1. MainADC

    0下载:
  2. This source is used to control AD719x via SPI communication by FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:tunglinh
  1. digital_tube

    0下载:
  2. 基于FPGA Xilinx系列,代码调试数码管的应用,采用verilog进行编程实现-Based on the FPGA Xilinx series, the code debugging the application of digital tube, using verilog programming implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.27kb
    • 提供者:chenkun
« 1 2 ... .64 .65 .66 .67 .68 3869.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com