CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 1256.57 .58 .59 .60 .61 ... 4323 »
  1. shumaguan

    0下载:
  2. ISE开发软件、spantan3e开发板、4*3矩阵键盘控制数码管显示数字,源代码和引脚定义-ISE development software, spantan3e development board, 4 x 3 matrix keyboard control digital display figures, source code and pin definitions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.11kb
    • 提供者:
  1. LMX2531

    0下载:
  2. LMX2531 PLL SPI LMX2531 PLL SPI 控制字-LMX2531 PLL SPI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-30
    • 文件大小:146.46kb
    • 提供者:hf
  1. ALU_4bit

    0下载:
  2. 4位ALU,有两个4位输入,4位输出实现逻辑运算和算术运算,逻辑与或非,加1,减1等等功能-4 ALU, logical and arithmetic operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:38.24kb
    • 提供者:周晓生
  1. Nios_sram24

    0下载:
  2. 自己的毕设代码。实现用SDRAM运行nios,同时用SRAM保存摄像头数据。中间利用fifo可以保存两帧图像-Own the complete set up code. SDRAM running nios, SRAM save camera data. Intermediate use of fifo can save the image of the two
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:4.53mb
    • 提供者:liuxiaolei
  1. led7yima16

    0下载:
  2. 7段显示译码器的驱动,显示16进制数值,进制可调。-7-segment display decoder driver, display the hexadecimal value hex adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:170.78kb
    • 提供者:zwl6600233
  1. BlockRam

    0下载:
  2. 块状ram使用实例,实现深度和宽度可调的FIFO,buffer。-The block ram instance, depth and width adjustable FIFO, buffer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:2.83mb
    • 提供者:zwl6600233
  1. signaltext

    0下载:
  2. 信号检测,有模数转换芯片驱动,32点周期积分,判决门限2048-Signal detection, analog-to-digital conversion chip driver, 32-point cycle integral, decision threshold 2048
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:1.53mb
    • 提供者:zwl6600233
  1. version2_5_20

    0下载:
  2. 单片机控制GSM模块实现手机功能,并有智能查询当前温度和刷新温度的功能-GSM achieve singlechip control mobile phone functions, and has an intelligent query and update the temperature function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:74.45kb
    • 提供者:crystalsure
  1. AD_RW

    0下载:
  2. AD1555/1556联合采样程序,可自行设置采样率,经检验可用。-Joint sampling program in AD1555/1556 to set the sampling rate, the test can be used.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.11kb
    • 提供者:first blood
  1. AD_R

    0下载:
  2. AD7685芯片采集程序,可以自行设置采样率,经检验可用。-The AD7685 chip collection procedures, available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.06kb
    • 提供者:first blood
  1. U_XMIT

    0下载:
  2. 8位并行转穿行发送程序,波特率可自行设置,经检验有实用效果-8-bit parallel transfer walk through the sending program, the baud rate can be set up their own practical effect inspection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1.31kb
    • 提供者:first blood
  1. FPGA

    0下载:
  2. FPGA编程基础之实验程序-FPGA programming based experimental program @ @ @ @ @ @ @ @ @
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:20.16kb
    • 提供者:辛强
« 1 2 ... .51 .52 .53 .54 .55 1256.57 .58 .59 .60 .61 ... 4323 »
搜珍网 www.dssz.com