CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .42 .43 .44 .45 .46 147.48 .49 .50 .51 .52 ... 4323 »

  1. 8-tile-puzzle-master

    0下载：
  2. BVNGBFGJHN SDOIV KJCXVN DVK DVOI V DVNKL LV

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：4kb
    • 提供者：aronyanez

  1. 比较器1

    0下载：
  2. 实现两个数字的比较大小，包括顶层文件和源文件以及测试文件。(To achieve the size of the two figures.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：1kb
    • 提供者：小二

  1. EP4CE10F17C8

    1下载：
  2. FPGA的手册资料，EP4CE10F17C8的(Manual data of FPGA EP4CE10F17C8)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：460kb
    • 提供者：mirror1

  1. led_water

    0下载：
  2. 酷睿系列流水灯通用程序，来回往返流水，点亮led(ledwater for ep2c8q208c8)

  3. 所属分类：VHDL/FPGA/Verilog

  1. 7232

    0下载：
  2. Space target recognition algorithm using PM, Maximum Likelihood (ML) criteria and maximum a posteriori (MAP) criterion, ECG data and includes source code written in MATLAB.

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：40kb
    • 提供者：huiqingqang

  1. 0011.DBCONN

    0下载：
  2. File list(Click to check if it's the file you need, and recomment it at the bottom):

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：4kb
    • 提供者：ehdudurrdjd

  1. 4 level

    0下载：
  2. verilog四级触发链 简化代码 可以运行在FPGA平台上(Verilog 4 level flip-flop)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：1kb
    • 提供者：crazyeden

  1. CIC-filter-master

    0下载：
  2. Code Verilog CIC Filter FPGA

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：631kb
    • 提供者：MrGio

  1. FPGA_EP4C

    0下载：
  2. Scematic and Verilog Examples for generic Cyclone iV board.

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：8.74mb
    • 提供者：thailera

  1. PLX_PlxCm_Dos_v2_90_2017-03-14

    0下载：
  2. PLX PCIe switches tool for DOS

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：119kb
    • 提供者：lukier

  1. CH04-KEA128-Light

    0下载：
  2. 使小灯亮,并且调节寄存器，使小灯闪烁，以不同的时间间隔(Make the small light on, and adjust the register, make the small light flashing, at different time intervals)

  3. 所属分类：VHDL/FPGA/Verilog

  1. DDR3

    0下载：
  2. spartan6 里使用DDR3IP核，有教程以及源码(spartan6 with ddr3,source and tutorial)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-03
    • 文件大小：27.74mb
    • 提供者：时光隐匿
« 1 2 ... .42 .43 .44 .45 .46 147.48 .49 .50 .51 .52 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭