资源列表
VHDL________
- VHDL programming samples WORD DOC FILE
ds18b20vddl
- 传感器ds18b20 与 FPGA 通信 实现方式
VHDL
- VHDL 设计中电路简化问题的探讨 word文件
divider
- 此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。
digital_clock
- 用veriolg写的数字钟实验，具有定点报时，闰年判断，年月日显示，下载平台为spantan3s400。有详细注解。适合verilog学习
three_division_VHDL_programe
- 根据上面思想写的三分频程序,1/3和50％占空比的程序.
experiment2_dsp_software_design
- 實習目的 本實驗將練習如何運\用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運\作。 藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點 DSP 和在 EVM 板子上的類比晶片。
8b_10b
- vhdl编写，8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous act
ldpc_decoder_802_3an
- 802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，
design
- 华大机顶盒源码，包括所有源代码，还有详细的说明文档，不可多得实际工程，现已流片生产
all_digital_fm_receiver.tar
- 全数字fM接受机包括，测试代码，说明文档，还有源代码
ami_codes
- ami码编码，使用hdl语言编写，带有说明文档和测试代码