资源列表
clock_VHDl
- 一个初学者写的时钟程序，VHDL语言，MAXPLUS环境。
20044841
- vhdl编写的自动售货机程序，可以实现一个和多个商品的售货
qiangdaqi1
- 两人抢答器,有抢答,倒计时,记分,响铃功能.
fulladder
- 全加器,有半加器和或门组成.元件例化语句.
source_verilog
- 基本VERILOG模块，有相当多的功能，慢慢欣赏吧
EightBitDECcntr
- 基于VHDL的8位十进制频率计的详细设计。
CNT4B
- 基于VHDL的4位带异步清零的二进制计数器。
PWM_DCmotorControl
- 基于VHDL的直流电机的PWM控制程序。
reg_add
- 在quartus中仿真通过的移位加程序的vhdl代码
The_6th
- 一个自己写的8位CPU程序，以Verilog语言实现，仅可做8×8的乘法和8/8的除法，功能不强大，但对于初学Verilog的人应该有些帮助
uart_for_MCU
- 用VHDL为MCU编写的可用UART-通用异步收发器程序
FSM_writing
- VHDL/Verilog FSM的优化写法