CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 985.86 .87 .88 .89 .90 ... 4323 »
  1. Square-wave-generator

    0下载:
  2. 能过通过PC上的串口发送数据去控制FPGA引脚输出方波的频率,占空比!-This program can be had through the serial port on the PC to send data to the control FPGA pin output square wave frequency, duty cycle!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.04mb
    • 提供者:罗成
  1. spi_final_presentation

    0下载:
  2. Implement SPI Master and SPI Slave cores (VHDL) Implement Master and Slave hosts (VHDL) Verify the entire design (SystemVerilog)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:450.47kb
    • 提供者:hamed
  1. xapp348

    0下载:
  2. This document details the VHDL implementation of a Serial Peripheral Interface (SPI) master in a Xilinx CoolRunner™ XPLA3 CPLD.-This document details the VHDL implementation of a Serial Peripheral Interface (SPI) master in a Xilinx CoolRunne
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:117.04kb
    • 提供者:hamed
  1. xapp386

    1下载:
  2. This document details the VHDL implementation of a Serial Peripheral Interface (SPI) master in a Xilinx® CoolRunner™ -II CPLD. CoolRunner-II CPLDs are the lowest power CPLDs available, making this the perfect target device for an SPI Mas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:190.3kb
    • 提供者:hamed
  1. D_Flip

    0下载:
  2. D触发器建立时间和保持时间检查,D触发器建立时间和保持时间检查-D flip-flop setup time and hold time checks, D flip-flop setup time and hold time checks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.6kb
    • 提供者:筱怀
  1. electric-lift-controller

    0下载:
  2. VHDL编写的电梯控制系统。只有个大概框架程序-The elevator control system written in VHDL. Only a general framework program. ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:720.2kb
    • 提供者:谢龙
  1. VGA

    0下载:
  2. 利用VHDL语言编写的VGA显示代码。红色飓风开发板。-The use of VHDL language VGA display code. Red cyclone development board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:148.87kb
    • 提供者:谢龙
  1. v5SCH

    0下载:
  2. V5 的原理图,适合开发FPGA的学习,原理图设计-V5, schematics, suitable for the development of FPGA learning, schematic design, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.14mb
    • 提供者:期望
  1. DEADTIME510

    0下载:
  2. 产生全桥逆变电路的驱动脉冲信号,能够保证死区时间,且随输入信号频率的变化而变化。-Produces full-bridge inverter circuit driving pulse signal, to ensure that the dead time, and with the input signal frequency changes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.99mb
    • 提供者:clm
  1. cordic6

    0下载:
  2. 实现了电子锁的功能,该功能异常强大,我只能说非常强大-digital lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.39mb
    • 提供者:王旭
  1. VGAcolor

    0下载:
  2. VGA显示的Verilog程序,非常适合初学者,本程序中采用康芯的试验箱,可以改引脚锁定。-VGA display Verilog procedures, ideal for beginners, this program uses Kang core chamber, you can change the lock pin.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.48mb
    • 提供者:林月
  1. AD-TLC2543

    0下载:
  2. AD TLC2543源码,已经调试成功,可以直接应用-AD TLC2543
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.59mb
    • 提供者:sulianghe
« 1 2 ... .80 .81 .82 .83 .84 985.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭