文件名称:TheRealizationofAdaptiveArithmeticCoderWithFPGA.ra
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:2.53mb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
本文又用C语言实现了标准的自适应算术编码,拿它与用FPGA实现的改进后的自适应算术编码的仿真结果对比验证了这种改进后编码器编码的正确性。此种结构的编码效率很高,一个时钟编码一个数据比特,时钟频率可以达到50MHZ,占用的硬件资源大约有800个CLB(可配置逻辑模块)。-This thesis realizes the adaptive arithmetic coding which is not improved with C language,compare with the result of simulation of improved adaptive arithmetic coder and indicates that the output of improved coder is correct.The frequency of clock Call reach up to 50M/s and it Call processes a data in one clock.It uses about 800 CLBs (Configurable logic block).
相关搜索: arithmetic coding in vhdl
arithmetic coding vhdl
算术编码
TheRealizationofAdaptiveArithmeticCoderWithFPGA
thesis
Adaptive Arithmetic Coder
(系统自动生成,下载前可以参看下载内容)
下载文件列表
The Realization of Adaptive Arithmetic Coder With FPGA.pdf
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.