- FDTDprogramme 二维时域有限差分法程序
- gpio 一个可综合的verilog描述的GPIO代码
- lecture5 Functional programming (clojure) Immutability Laziness
- duilib 炫彩界面库不仅是界面库
- ADPLL This paper presents the design using Verilog and its implementation on FPGA. is designed using Verilog HDL. Xilinx ISE 12.1 Simulator is used for simulating Verilog Code. This paper gives details of the basic blocks of an . In this paper
- cukqs Minimum mean square error (MMSE) algorithm
文件名称:down4up4_nofilt
介绍说明－－下载内容来自于网络，使用问题请自行百度
nofilt downsampling in matlab
(系统自动生成,下载前可以参看下载内容)
下载文件列表
down4up4_nofilt.m
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。