文件名称:VerilogHDL
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:210.45kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
Verilog HDL设计要点在前面学习的基上, 通过本章十个阶段的练习,能逐步掌握Verilog HDL 设计的要点。可以先理解样板模块中每一条语句的作用,然后对样板模块进行综合前和综合后仿真,再独立完成每一阶段规定的练习。-Verilog HDL design points in the previous study based on ten stages of practice by this chapter, can gradually grasp the main points of Verilog HDL design. Model module can first understand the role of each statement, then the integrated model module before and after the simulation of integrated and then independent practice required to complete each stage.
相关搜索: Verilog HDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VerilogHDL.pdf
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.