文件名称:Verilog_testbench
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：3.08mb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
介绍在FPGA广泛使用的Verilog语言以及如何编写高效的testbench，让仿真更加接近实际模型。-Introduction widely used in FPGA Verilog language and how to write effective testbench, so that a more realistic simulation model.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
testbench preliminary.pdf
Verilog_tutorials.pdf
Verilog_tutorials.pdf
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。