文件名称:SPconversion_CPLD_FPGA_VHDL
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：1.07kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
基于状态机的8bit并串变换，使用VHDL语言，使用Xilinx ISE，程序特点是使用了状态机，通过分析可以学习如何使用状态机编程，并完成8bit并串变换的功能-8bit based on state machines and string transformation, using VHDL language, using the Xilinx ISE, process characterized by the use of the state machine, the analysis can learn how to use the state machine programming, and complete the 8bit and string transformation functions
相关搜索： 并串 VHDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
串并变换.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。