fpga3/test8/add4.qpf
fpga3/test8/add4.qsf
fpga3/test8/add4.map.summary
fpga3/test8/add4.vhd.bak
fpga3/test8/add4.vhd
fpga3/test8/add4.done
fpga3/test8/add4.map.rpt
fpga3/test8/add4.flow.rpt
fpga3/test8/add4.vwf
fpga3/test8/add4.sim.rpt
fpga3/test8/add4.qws
fpga3/test8/db/add4.db_info
fpga3/test8/db/add4.cbx.xml
fpga3/test8/db/add4.hif
fpga3/test8/db/add4.(0).cnf.cdb
fpga3/test8/db/add4.(0).cnf.hdb
fpga3/test8/db/add4.(1).cnf.cdb
fpga3/test8/db/add4.(1).cnf.hdb
fpga3/test8/db/add4.hier_info
fpga3/test8/db/add4.psp
fpga3/test8/db/add4.dbp
fpga3/test8/db/add4.pss
fpga3/test8/db/add4.syn_hier_info
fpga3/test8/db/add4.map.ecobp
fpga3/test8/db/prev_cmp_add4.map.qmsg
fpga3/test8/db/add4.map.qmsg
fpga3/test8/db/add4.rtlv_sg.cdb
fpga3/test8/db/add4.rtlv.hdb
fpga3/test8/db/add4.rtlv_sg_swap.cdb
fpga3/test8/db/add4.pre_map.hdb
fpga3/test8/db/add4.pre_map.cdb
fpga3/test8/db/add4.map_bb.logdb
fpga3/test8/db/add4.sgdiff.cdb
fpga3/test8/db/add4.sgdiff.hdb
fpga3/test8/db/add4.map_bb.cdb
fpga3/test8/db/add4.map_bb.hdb
fpga3/test8/db/add4.map.cdb
fpga3/test8/db/add4.map.hdb
fpga3/test8/db/add4.map.logdb
fpga3/test8/db/add4.map.bpm
fpga3/test8/db/add4.cmp.rdb
fpga3/test8/db/add4.tis_db_list.ddb
fpga3/test8/db/add4.fnsim.qmsg
fpga3/test8/db/add4.fnsim.cdb
fpga3/test8/db/add4.fnsim.hdb
fpga3/test8/db/add4.sld_design_entry_dsc.sci
fpga3/test8/db/add4.simfam
fpga3/test8/db/add4.eds_overflow
fpga3/test8/db/prev_cmp_add4.qmsg
fpga3/test8/db/wed.wsf
fpga3/test8/db/prev_cmp_add4.sim.qmsg
fpga3/test8/db/add4.sim.qmsg
fpga3/test8/db/add4.sim.hdb
fpga3/test8/db/add4.sim.rdb
fpga3/test8/db/add4.sld_design_entry.sci
fpga3/test8/db/add4.sim.cvwf
fpga3/test8/db/add4.eco.cdb
fpga3/fpga心得.doc
fpga3/test6/test6.qpf
fpga3/test6/test6.qsf
fpga3/test6/test6.map.summary
fpga3/test6/test6.vhd.bak
fpga3/test6/test6.vhd
fpga3/test6/test6.map.rpt
fpga3/test6/test6.flow.rpt
fpga3/test6/test6.done
fpga3/test6/test6.vwf
fpga3/test6/test6.sim.rpt
fpga3/test6/test6.qws
fpga3/test6/db/test6.db_info
fpga3/test6/db/test6.cbx.xml
fpga3/test6/db/test6.hif
fpga3/test6/db/prev_cmp_test6.map.qmsg
fpga3/test6/db/test6.map.qmsg
fpga3/test6/db/test6.(0).cnf.cdb
fpga3/test6/db/test6.(0).cnf.hdb
fpga3/test6/db/test6.hier_info
fpga3/test6/db/test6.rtlv_sg.cdb
fpga3/test6/db/test6.rtlv.hdb
fpga3/test6/db/test6.rtlv_sg_swap.cdb
fpga3/test6/db/test6.pre_map.hdb
fpga3/test6/db/test6.pre_map.cdb
fpga3/test6/db/test6.psp
fpga3/test6/db/test6.dbp
fpga3/test6/db/test6.pss
fpga3/test6/db/test6.map_bb.logdb
fpga3/test6/db/test6.sgdiff.cdb
fpga3/test6/db/test6.sgdiff.hdb
fpga3/test6/db/test6.syn_hier_info
fpga3/test6/db/test6.map_bb.cdb
fpga3/test6/db/test6.map_bb.hdb
fpga3/test6/db/test6.map.ecobp
fpga3/test6/db/test6.map.cdb
fpga3/test6/db/test6.map.hdb
fpga3/test6/db/test6.map.logdb
fpga3/test6/db/test6.map.bpm
fpga3/test6/db/test6.cmp.rdb
fpga3/test6/db/test6.tis_db_list.ddb
fpga3/test6/db/test6.fnsim.qmsg
fpga3/test6/db/test6.fnsim.cdb
fpga3/test6/db/test6.fnsim.hdb
fpga3/test6/db/test6.sld_design_entry_dsc.sci
fpga3/test6/db/prev_cmp_test6.qmsg
fpga3/test6/db/test6.sim.qmsg
fpga3/test6/db/test6.sim.hdb
fpga3/test6/db/test6.simfam
fpga3/test6/db/test6.eds_overflow
fpga3/test6/db/test6.sim.cvwf
fpga3/test6/db/test6.sim.rdb
fpga3/test6/db/test6.sld_design_entry.sci
fpga3/test6/db/wed.wsf
fpga3/test6/db/test6.eco.cdb
fpga3/test7/test7.qpf
fpga3/test7/test7.qsf
fpga3/test7/test7.map.summary
fpga3/test7/test7.done
fpga3/test7/test7.vwf
fpga3/test7/test7.vhd.bak
fpga3/test7/test7.vhd
fpga3/test7/test7.map.rpt
fpga3/test7/test7.flow.rpt
fpga3/test7/test7.sim.rpt
fpga3/test7/test7.qws
fpga3/test7/db/test7.db_info
fpga3/test7/db/test7.cbx.xml
fpga3/test7/db/test7.hif
fpga3/test7/db/test7.hier_info
fpga3/test7/db/test7.psp
fpga3/test7/db/test7.dbp
fpga3/test7/db/test7.pss
fpga3/test7/db/test7.syn_hier_info
fpga3/test7/db/test7.map.ecobp
fpga3/test7/db/test7.simfam
fpga3/test7/db/test7.eds_overflow
fpga3/test7/db/prev_cmp_test7.map.qmsg
fpga3/test7/db/wed.wsf
fpga3/test7/db/test7.map.qmsg
fpga3/test7/db/test7.(0).cnf.cdb
fpga3/test7/db/test7.(0).cnf.hdb
fpga3/test7/db/test7.rtlv_sg.cdb
fpga3/test7/db/test7.rtlv.hdb
fpga3/test7/db/test7.rtlv_sg_swap.cdb
fpga3/test7/db/test7.pre_map.hdb
fpga3/test7/db/test7.pre_map.cdb
fpga3/test7/db/test7.map_bb.logdb
fpga3/test7/db/test7.sgdiff.cdb
fpga3/test7/db/test7.sgdiff.hdb
fpga3/test7/db/test7.map_bb.cdb
fpga3/test7/db/test7.map_bb.hdb
fpga3/test7/db/test7.map.cdb
fpga3/test7/db/test7.map.hdb
fpga3/test7/db/test7.map.logdb
fpga3/test7/db/test7.map.bpm
fpga3/test7/db/test7.cmp.rdb
fpga3/test7/db/test7.tis_db_list.ddb
fpga3/test7/db/test7.fnsim.qmsg
fpga3/test7/db/test7.fnsim.cdb
fpga3/test7/db/test7.fnsim.hdb
fpga3/test7/db/test7.sld_design_entry_dsc.sci
fpga3/test7/db/prev_cmp_test7.sim.qmsg
fpga3/test7/db/prev_cmp_test7.qmsg
fpga3/test7/db/test7.sim.qmsg
fpga3/test7/db/test7.sim.hdb
fpga3/test7/db/test7.sim.cvwf
fpga3/test7/db/test7.sim.rdb
fpga3/test7/db/test7.sld_design_entry.sci
fpga3/test7/db/test7.eco.cdb
fpga3/test8/db
fpga3/test6/db
fpga3/test7/db
fpga3/test8
fpga3/test6
fpga3/test7
fpga3