CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程

文件名称:Lab6(result)

  • 所属分类:
  • 标签属性:
  • 上传时间:
    2012-11-16
  • 文件大小:
    445.85kb
  • 已下载:
    0次
  • 提 供 者:
  • 相关连接:
  • 下载说明:
    别用迅雷下载,失败请重下,重下不扣分!
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。

介绍说明--下载内容来自于网络,使用问题请自行百度

VHDL的小程序,可实现4bits输入的循环-VHDL small procedures, can enter the cycle 4bits
(系统自动生成,下载前可以参看下载内容)

下载文件列表

Lab6(result)/Screenshot/task1.PNG
Lab6(result)/Screenshot/task2.PNG
Lab6(result)/Screenshot/task3.PNG
Lab6(result)/State_diagram/task2_state_diagram.pdf
Lab6(result)/State_diagram/Task3_State_Diagram.pdf
Lab6(result)/task1/Controller/controller.vhd
Lab6(result)/task1/Controller/d_flipflop.vhd
Lab6(result)/task1/Controller/four_input_multiplexer.vhd
Lab6(result)/task1/Controller/function_decode_logic.vhd
Lab6(result)/task1/Controller/half_adder.vhd
Lab6(result)/task1/Controller/nbit_incrementer.vhd
Lab6(result)/task1/Controller/nbit_reg.vhd
Lab6(result)/task1/Controller/nbit_synchronous_counter_with_parallel_load_input.vhd
Lab6(result)/task1/Controller/n_bit_two_input_mux.vhd
Lab6(result)/task1/Controller/two_input_multiplexer.vhd
Lab6(result)/task1/datapath/ALU.vhd
Lab6(result)/task1/datapath/bit_slice.vhd
Lab6(result)/task1/datapath/datapath.vhd
Lab6(result)/task1/datapath/d_flipflop.vhd
Lab6(result)/task1/datapath/eight_n_bit_reg_file.vhd
Lab6(result)/task1/datapath/four_bit_adder_subtractor.vhd
Lab6(result)/task1/datapath/four_bit_arithmetric.vhd
Lab6(result)/task1/datapath/four_bit_LAC.vhd
Lab6(result)/task1/datapath/four_bit_LAC_adder.vhd
Lab6(result)/task1/datapath/four_bit_shifter.vhd
Lab6(result)/task1/datapath/four_input_mux.vhd
Lab6(result)/task1/datapath/four_input_nor.vhd
Lab6(result)/task1/datapath/four_input_or_gate.vhd
Lab6(result)/task1/datapath/full_adder.vhd
Lab6(result)/task1/datapath/half_adder.vhd
Lab6(result)/task1/datapath/inverter.vhd
Lab6(result)/task1/datapath/micro_ones_counter.vhd
Lab6(result)/task1/datapath/Multiplexer.vhd
Lab6(result)/task1/datapath/nbit_incrementer.vhd
Lab6(result)/task1/datapath/nbit_reg.vhd
Lab6(result)/task1/datapath/nbit_reg_control_triout.vhd
Lab6(result)/task1/datapath/nbit_reg_with_control.vhd
Lab6(result)/task1/datapath/nbit_RFC_register.vhd
Lab6(result)/task1/datapath/nbit_synchronous_counter_with_parallel_load_input.vhd
Lab6(result)/task1/datapath/nbit_tri_buff.vhd
Lab6(result)/task1/datapath/nbit_xor_contol.vhd
Lab6(result)/task1/datapath/n_bit_adder.vhd
Lab6(result)/task1/datapath/n_bit_logic_unit.vhd
Lab6(result)/task1/datapath/n_bit_two_input_mux.vhd
Lab6(result)/task1/datapath/ones_counter_ROM.vhd
Lab6(result)/task1/datapath/register_file_cell.vhd
Lab6(result)/task1/datapath/shift_control_logic.vhd
Lab6(result)/task1/datapath/shift_logic.vhd
Lab6(result)/task1/datapath/shift_rotate.vhd
Lab6(result)/task1/datapath/three_input_or.vhd
Lab6(result)/task1/datapath/three_to_eight_decoder.vhd
Lab6(result)/task1/datapath/tri_buff.vhd
Lab6(result)/task1/datapath/two_input_and.vhd
Lab6(result)/task1/datapath/two_input_and_gate.vhd
Lab6(result)/task1/datapath/two_input_multiplexer.vhd
Lab6(result)/task1/datapath/Two_input_mux.vhd
Lab6(result)/task1/datapath/two_input_nand.vhd
Lab6(result)/task1/datapath/two_input_nor.vhd
Lab6(result)/task1/datapath/two_input_or.vhd
Lab6(result)/task1/datapath/two_input_or_gate.vhd
Lab6(result)/task1/datapath/two_input_xor.vhd
Lab6(result)/task1/TASK1.ise
Lab6(result)/task1/task1.vhd
Lab6(result)/task1/task1_rom.vhd
Lab6(result)/task1/task1_tb.vhd
Lab6(result)/task1/Testbench/alu_tb.vhd
Lab6(result)/task1/Testbench/controller_tb.vhd
Lab6(result)/task1/Testbench/counter_tb.vhd
Lab6(result)/task1/Testbench/datapath_tb.vhd
Lab6(result)/task1/Testbench/task3_tb.vhd
Lab6(result)/task2/Controller/controller.vhd
Lab6(result)/task2/Controller/d_flipflop.vhd
Lab6(result)/task2/Controller/four_input_multiplexer.vhd
Lab6(result)/task2/Controller/function_decode_logic.vhd
Lab6(result)/task2/Controller/half_adder.vhd
Lab6(result)/task2/Controller/nbit_incrementer.vhd
Lab6(result)/task2/Controller/nbit_reg.vhd
Lab6(result)/task2/Controller/nbit_synchronous_counter_with_parallel_load_input.vhd
Lab6(result)/task2/Controller/n_bit_two_input_mux.vhd
Lab6(result)/task2/Controller/two_input_multiplexer.vhd
Lab6(result)/task2/datapath/ALU.vhd
Lab6(result)/task2/datapath/bit_slice.vhd
Lab6(result)/task2/datapath/datapath.vhd
Lab6(result)/task2/datapath/d_flipflop.vhd
Lab6(result)/task2/datapath/eight_n_bit_reg_file.vhd
Lab6(result)/task2/datapath/four_bit_adder_subtractor.vhd
Lab6(result)/task2/datapath/four_bit_arithmetric.vhd
Lab6(result)/task2/datapath/four_bit_LAC.vhd
Lab6(result)/task2/datapath/four_bit_LAC_adder.vhd
Lab6(result)/task2/datapath/four_bit_shifter.vhd
Lab6(result)/task2/datapath/four_input_mux.vhd
Lab6(result)/task2/datapath/four_input_nor.vhd
Lab6(result)/task2/datapath/four_input_or_gate.vhd
Lab6(result)/task2/datapath/full_adder.vhd
Lab6(result)/task2/datapath/half_adder.vhd
Lab6(result)/task2/datapath/inverter.vhd
Lab6(result)/task2/datapath/micro_ones_counter.vhd
Lab6(result)/task2/datapath/Multiplexer.vhd
Lab6(result)/task2/datapath/nbit_incrementer.vhd
Lab6(result)/task2/datapath/nbit_reg.vhd
Lab6(result)/task2/datapath/nbit_reg_control_triout.vhd
Lab6(result)/task2/datapath/nbit_reg_with_control.vhd
Lab6(result)/task2/datapath/nbit_RFC_register.vhd
Lab6(result)/task2/datapath/nbit_synchronous_counter_with_parallel_load_input.vhd
Lab6(result)/task2/datapath/nbit_tri_buff.vhd
Lab6(result)/task2/datapath/nbit_xor_contol.vhd
Lab6(result)/ta

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台,只提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度。更多...
  • 本站已设置防盗链,请勿用迅雷、QQ旋风等下载软件下载资源,下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或换浏览器;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*快速评论: 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内  容:
*验 证 码:
搜珍网 www.dssz.com

浏览历史记录

关闭