- TwostagePPM 用网络安全
- microwave source code and executable for a design progra
- switch_system_verilog It is verification environment made in system verilog for verification of switch
- split-and-merge segments image F by using a split
- ajouter add an employer in hibernate java
- LCD 1602驱动 verilog编写 下载到deii板子(1602 Verilog FPGA DEII)
文件名称:clk
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：1.06kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
这是一个数字秒表的设计。几时周期为0.01s-1h。带有计数器的清零端，还有一个秒表的计时起止控制开关，最后计时信息显示在数码管上。-This is a digital stopwatch design. When a period of 0.01s-1h. Cleared with the end of the counter, and a stopwatch start and end time-control switch, the last time the information displayed on the digital pipe.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
实验四数字秒表的设计/clk.vhd~
实验四数字秒表的设计/cnt.vhd
实验四数字秒表的设计/cnt.vhd~
实验四数字秒表的设计/fpq.vhd
实验四数字秒表的设计
实验四数字秒表的设计/cnt.vhd
实验四数字秒表的设计/cnt.vhd~
实验四数字秒表的设计/fpq.vhd
实验四数字秒表的设计
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。