文件名称:Uart_FPGA
-
所属分类：
- 标签属性：
- 上传时间：2012-11-16
-
文件大小：35.4kb
-
已下载：0次
-
提 供 者：
-
相关连接：无下载说明：别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容来自于网络，使用问题请自行百度
基于FPGA的Uart,波特率可选2400/4800/96-FPGA-based Uart, baud rate selectable 2400/4800/9600
(系统自动生成,下载前可以参看下载内容)
下载文件列表
07詹万鹏_Uart_FPGA/include.h
07詹万鹏_Uart_FPGA/init_device.c
07詹万鹏_Uart_FPGA/init_device.LST
07詹万鹏_Uart_FPGA/init_device.OBJ
07詹万鹏_Uart_FPGA/interrupts_init.c
07詹万鹏_Uart_FPGA/interrupts_init.LST
07詹万鹏_Uart_FPGA/interrupts_init.OBJ
07詹万鹏_Uart_FPGA/main.c
07詹万鹏_Uart_FPGA/main.LST
07詹万鹏_Uart_FPGA/main.OBJ
07詹万鹏_Uart_FPGA/oscillator_init.c
07詹万鹏_Uart_FPGA/oscillator_init.LST
07詹万鹏_Uart_FPGA/oscillator_init.OBJ
07詹万鹏_Uart_FPGA/port_io_init.c
07詹万鹏_Uart_FPGA/port_io_init.LST
07詹万鹏_Uart_FPGA/port_io_init.OBJ
07詹万鹏_Uart_FPGA/STARTUP.A51
07詹万鹏_Uart_FPGA/STARTUP.LST
07詹万鹏_Uart_FPGA/STARTUP.OBJ
07詹万鹏_Uart_FPGA/timer0_isr.c
07詹万鹏_Uart_FPGA/timer0_isr.LST
07詹万鹏_Uart_FPGA/timer0_isr.OBJ
07詹万鹏_Uart_FPGA/timer_init.c
07詹万鹏_Uart_FPGA/timer_init.LST
07詹万鹏_Uart_FPGA/timer_init.OBJ
07詹万鹏_Uart_FPGA/Uart0
07詹万鹏_Uart_FPGA/Uart0.hex
07詹万鹏_Uart_FPGA/Uart0.lnp
07詹万鹏_Uart_FPGA/Uart0.M51
07詹万鹏_Uart_FPGA/Uart0.Opt
07詹万鹏_Uart_FPGA/Uart0.plg
07詹万鹏_Uart_FPGA/Uart0.Uv2
07詹万鹏_Uart_FPGA/Uart0_Opt.Bak
07詹万鹏_Uart_FPGA/Uart0_Uv2.Bak
07詹万鹏_Uart_FPGA/uart_init.c
07詹万鹏_Uart_FPGA/uart_init.LST
07詹万鹏_Uart_FPGA/uart_init.OBJ
07詹万鹏_Uart_FPGA/uart_isr.c
07詹万鹏_Uart_FPGA/uart_isr.LST
07詹万鹏_Uart_FPGA/uart_isr.OBJ
07詹万鹏_Uart_FPGA
07詹万鹏_Uart_FPGA/init_device.c
07詹万鹏_Uart_FPGA/init_device.LST
07詹万鹏_Uart_FPGA/init_device.OBJ
07詹万鹏_Uart_FPGA/interrupts_init.c
07詹万鹏_Uart_FPGA/interrupts_init.LST
07詹万鹏_Uart_FPGA/interrupts_init.OBJ
07詹万鹏_Uart_FPGA/main.c
07詹万鹏_Uart_FPGA/main.LST
07詹万鹏_Uart_FPGA/main.OBJ
07詹万鹏_Uart_FPGA/oscillator_init.c
07詹万鹏_Uart_FPGA/oscillator_init.LST
07詹万鹏_Uart_FPGA/oscillator_init.OBJ
07詹万鹏_Uart_FPGA/port_io_init.c
07詹万鹏_Uart_FPGA/port_io_init.LST
07詹万鹏_Uart_FPGA/port_io_init.OBJ
07詹万鹏_Uart_FPGA/STARTUP.A51
07詹万鹏_Uart_FPGA/STARTUP.LST
07詹万鹏_Uart_FPGA/STARTUP.OBJ
07詹万鹏_Uart_FPGA/timer0_isr.c
07詹万鹏_Uart_FPGA/timer0_isr.LST
07詹万鹏_Uart_FPGA/timer0_isr.OBJ
07詹万鹏_Uart_FPGA/timer_init.c
07詹万鹏_Uart_FPGA/timer_init.LST
07詹万鹏_Uart_FPGA/timer_init.OBJ
07詹万鹏_Uart_FPGA/Uart0
07詹万鹏_Uart_FPGA/Uart0.hex
07詹万鹏_Uart_FPGA/Uart0.lnp
07詹万鹏_Uart_FPGA/Uart0.M51
07詹万鹏_Uart_FPGA/Uart0.Opt
07詹万鹏_Uart_FPGA/Uart0.plg
07詹万鹏_Uart_FPGA/Uart0.Uv2
07詹万鹏_Uart_FPGA/Uart0_Opt.Bak
07詹万鹏_Uart_FPGA/Uart0_Uv2.Bak
07詹万鹏_Uart_FPGA/uart_init.c
07詹万鹏_Uart_FPGA/uart_init.LST
07詹万鹏_Uart_FPGA/uart_init.OBJ
07詹万鹏_Uart_FPGA/uart_isr.c
07詹万鹏_Uart_FPGA/uart_isr.LST
07詹万鹏_Uart_FPGA/uart_isr.OBJ
07詹万鹏_Uart_FPGA
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。