CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:VHDLBasicExperimentSJTU

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [WORD]
  • 上传时间：
    2012-11-16
  • 文件大小：
    844.57kb
  • 已下载：
    0次
  • 提 供 者：
    魏****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

上海交大几个基础VHDL 实验的代码,包括分频器，计数器，七段计数器，状态机，锁存器等-Shanghai Jiaotong University and a few experiments of basic VHDL code, including the frequency divider, timer, seven segment counter, state machines, latches, etc.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

VHDL基础实验代码/lock/db/lock.(0).cnf.cdb
VHDL基础实验代码/lock/db/lock.(0).cnf.hdb
VHDL基础实验代码/lock/db/lock.asm.qmsg
VHDL基础实验代码/lock/db/lock.asm.rdb
VHDL基础实验代码/lock/db/lock.asm_labs.ddb
VHDL基础实验代码/lock/db/lock.cbx.xml
VHDL基础实验代码/lock/db/lock.cmp.bpm
VHDL基础实验代码/lock/db/lock.cmp.cdb
VHDL基础实验代码/lock/db/lock.cmp.ecobp
VHDL基础实验代码/lock/db/lock.cmp.hdb
VHDL基础实验代码/lock/db/lock.cmp.kpt
VHDL基础实验代码/lock/db/lock.cmp.logdb
VHDL基础实验代码/lock/db/lock.cmp.rdb
VHDL基础实验代码/lock/db/lock.cmp.tdb
VHDL基础实验代码/lock/db/lock.cmp0.ddb
VHDL基础实验代码/lock/db/lock.cmp_merge.kpt
VHDL基础实验代码/lock/db/lock.db_info
VHDL基础实验代码/lock/db/lock.eco.cdb
VHDL基础实验代码/lock/db/lock.eda.qmsg
VHDL基础实验代码/lock/db/lock.fit.qmsg
VHDL基础实验代码/lock/db/lock.hier_info
VHDL基础实验代码/lock/db/lock.hif
VHDL基础实验代码/lock/db/lock.lpc.html
VHDL基础实验代码/lock/db/lock.lpc.rdb
VHDL基础实验代码/lock/db/lock.lpc.txt
VHDL基础实验代码/lock/db/lock.map.bpm
VHDL基础实验代码/lock/db/lock.map.cdb
VHDL基础实验代码/lock/db/lock.map.ecobp
VHDL基础实验代码/lock/db/lock.map.hdb
VHDL基础实验代码/lock/db/lock.map.kpt
VHDL基础实验代码/lock/db/lock.map.logdb
VHDL基础实验代码/lock/db/lock.map.qmsg
VHDL基础实验代码/lock/db/lock.map_bb.cdb
VHDL基础实验代码/lock/db/lock.map_bb.hdb
VHDL基础实验代码/lock/db/lock.map_bb.logdb
VHDL基础实验代码/lock/db/lock.pre_map.cdb
VHDL基础实验代码/lock/db/lock.pre_map.hdb
VHDL基础实验代码/lock/db/lock.rtlv.hdb
VHDL基础实验代码/lock/db/lock.rtlv_sg.cdb
VHDL基础实验代码/lock/db/lock.rtlv_sg_swap.cdb
VHDL基础实验代码/lock/db/lock.sgdiff.cdb
VHDL基础实验代码/lock/db/lock.sgdiff.hdb
VHDL基础实验代码/lock/db/lock.sld_design_entry.sci
VHDL基础实验代码/lock/db/lock.sld_design_entry_dsc.sci
VHDL基础实验代码/lock/db/lock.smart_action.txt
VHDL基础实验代码/lock/db/lock.syn_hier_info
VHDL基础实验代码/lock/db/lock.tan.qmsg
VHDL基础实验代码/lock/db/lock.tis_db_list.ddb
VHDL基础实验代码/lock/db/lock.tmw_info
VHDL基础实验代码/lock/db/logic_util_heursitic.dat
VHDL基础实验代码/lock/db/prev_cmp_lock.asm.qmsg
VHDL基础实验代码/lock/db/prev_cmp_lock.eda.qmsg
VHDL基础实验代码/lock/db/prev_cmp_lock.fit.qmsg
VHDL基础实验代码/lock/db/prev_cmp_lock.map.qmsg
VHDL基础实验代码/lock/db/prev_cmp_lock.tan.qmsg
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.cdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.dfp
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.hdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.kpt
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.logdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.rcfdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.cmp.re.rcfdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.map.cdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.map.dpi
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.map.hdb
VHDL基础实验代码/lock/incremental_db/compiled_partitions/lock.root_partition.map.kpt
VHDL基础实验代码/lock/incremental_db/README
VHDL基础实验代码/lock/lock.asm.rpt
VHDL基础实验代码/lock/lock.cdf
VHDL基础实验代码/lock/lock.done
VHDL基础实验代码/lock/lock.dpf
VHDL基础实验代码/lock/lock.eda.rpt
VHDL基础实验代码/lock/lock.fit.rpt
VHDL基础实验代码/lock/lock.fit.smsg
VHDL基础实验代码/lock/lock.fit.summary
VHDL基础实验代码/lock/lock.flow.rpt
VHDL基础实验代码/lock/lock.map.rpt
VHDL基础实验代码/lock/lock.map.summary
VHDL基础实验代码/lock/lock.pin
VHDL基础实验代码/lock/lock.pof
VHDL基础实验代码/lock/lock.qpf
VHDL基础实验代码/lock/lock.qsf
VHDL基础实验代码/lock/lock.qws
VHDL基础实验代码/lock/lock.sof
VHDL基础实验代码/lock/lock.tan.rpt
VHDL基础实验代码/lock/lock.tan.summary
VHDL基础实验代码/lock/lock.vhd
VHDL基础实验代码/lock/lock_assignment_defaults.qdf
VHDL基础实验代码/lock/prev_cmp_lock.qmsg
VHDL基础实验代码/lock/simulation/activehdl/lock.sft
VHDL基础实验代码/lock/simulation/activehdl/lock.vo
VHDL基础实验代码/lock/simulation/activehdl/lock_v.sdo
VHDL基础实验代码/lock/timing/primetime/lock.vo
VHDL基础实验代码/lock/timing/primetime/lock_pt_v.tcl
VHDL基础实验代码/lock/timing/primetime/lock_v.sdo
VHDL基础实验代码/lock.txt
VHDL基础实验代码/PLD与VHDL课程实验要求书v201111.doc
VHDL基础实验代码/七段计数器.txt
VHDL基础实验代码/分频器.txt
VHDL基础实验代码/正弦函数.txt
VHDL基础实验代码/状态机.txt
VHDL基础实验代码/计数器.txt
VHDL基础实验代码/lock/incremental_db/compiled_partitions
VHDL基础实验代码/lock/simulation/activehdl
VHDL基础实验代码/lock/timing/primetime
VHDL基础实验代码/lock/db
VHDL基础实验代码/lock/incremental_db
VHDL基础实验代码/lock/simulation
VHDL基础实验代码/lock/timing
VHDL基础实验代码/lock
VHDL基础实验代码

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com