文件名称:VHDL-jishushizhong
介绍说明－－下载内容来自于网络，使用问题请自行百度
这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流-This is an addendum to the VHDL a clock counting the design, each module has procedures, and we hope to conduct more exchanges
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDL-jishushizhong.txt
www.dssz.com.txt
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者，仅为网络服务对象提供信息存储空间，仅对用户上载内容的表现方式做保护处理，对上载内容本身不做任何修改或编辑。