文件名称:FPGA.CPLD
介绍说明--下载内容来自于网络,使用问题请自行百度
fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用-fpga cpld common module design, including fpga-based all-digital locks to the ring, Based on the semi-fpga cpld integer divider design and useful
(系统自动生成,下载前可以参看下载内容)
下载文件列表
FPGA CPLD中常见模块设计/用VHDL语言在CPLD上实现串行通信.doc
FPGA CPLD中常见模块设计/智能全数字锁相环的设计.doc
FPGA CPLD中常见模块设计/基于FPGA的全数字锁相环设计.pdf
FPGA CPLD中常见模块设计/基于CPLD FPGA的半整数分频器的设计.doc
FPGA CPLD中常见模块设计/基于FPGA的多种形式分频的设计与实现.doc
FPGA CPLD中常见模块设计/使用PLD内部锁相环解决系统设计难题.doc
FPGA CPLD中常见模块设计/基于FPGA的高频时钟的分频和分配设计.doc
FPGA CPLD中常见模块设计/一种基于移位寄存器的CAM的Verilog HDL实现.doc
FPGA CPLD中常见模块设计/用CPLD控制曼彻斯特编解码器.doc
FPGA CPLD中常见模块设计/错误检测与纠正电路的设计与实现.doc
FPGA CPLD中常见模块设计/~$FIFO结构及FPGA设计.doc
FPGA CPLD中常见模块设计/异步FIFO结构及FPGA设计.doc
FPGA CPLD中常见模块设计
www.dssz.com.txt
FPGA CPLD中常见模块设计/智能全数字锁相环的设计.doc
FPGA CPLD中常见模块设计/基于FPGA的全数字锁相环设计.pdf
FPGA CPLD中常见模块设计/基于CPLD FPGA的半整数分频器的设计.doc
FPGA CPLD中常见模块设计/基于FPGA的多种形式分频的设计与实现.doc
FPGA CPLD中常见模块设计/使用PLD内部锁相环解决系统设计难题.doc
FPGA CPLD中常见模块设计/基于FPGA的高频时钟的分频和分配设计.doc
FPGA CPLD中常见模块设计/一种基于移位寄存器的CAM的Verilog HDL实现.doc
FPGA CPLD中常见模块设计/用CPLD控制曼彻斯特编解码器.doc
FPGA CPLD中常见模块设计/错误检测与纠正电路的设计与实现.doc
FPGA CPLD中常见模块设计/~$FIFO结构及FPGA设计.doc
FPGA CPLD中常见模块设计/异步FIFO结构及FPGA设计.doc
FPGA CPLD中常见模块设计
www.dssz.com.txt
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
