文件名称:verilog
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:585.85kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
Verilog 中文教學
1.簡介
2. Verilog 的模型
3. Verilog 的架構
4. MAX+plus II 的
環境
5. 基本資料型態
6. 輸出入埠的宣告
7. 邏輯閘階層模型的敘述
8. 資料流模型的敘述
9. 行為模型的敘述
10. 編譯命令
11. 循序邏輯電路範例
1.簡介
2. Verilog 的模型
3. Verilog 的架構
4. MAX+plus II 的
環境
5. 基本資料型態
6. 輸出入埠的宣告
7. 邏輯閘階層模型的敘述
8. 資料流模型的敘述
9. 行為模型的敘述
10. 編譯命令
11. 循序邏輯電路範例
(系统自动生成,下载前可以参看下载内容)
下载文件列表
verilog.pdf
1999-2046 搜珍网 All Rights Reserved.
本站作为网络服务提供者,仅为网络服务对象提供信息存储空间,仅对用户上载内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。
